PAT-NO:

JP410256512A

DOCUMENT-IDENTIFIER:

JP 10256512 A

TITLE:

SEMICONDUCTOR DEVICE

PUBN-DATE:

September 25, 1998

INVENTOR-INFORMATION:

NAME KAJITANI, KAZUHIKO -YAMAGUCHI, YASUNORI OSHIMA, KAZUYOSHI YAMAZAKI, TAKASHI MIYAMOTO, EIJI SAKAI, YUJI SAWADA, JIRO ETO, JUN HORIGUCHI, SHINJI IKENAGA, SHINICHI KUMADA, ATSUSHI TSUNOSAKI, MANABU KASAMA, YASUHIRO UDO, SHINJI YOSHIOKA, HIROSHI

ASSIGNEE-INFORMATION:

SAITO, HIROMI TAKANO, MITSUHIRO MORINO, MAKOTO MIYATAKE, SHINICHI MATSUMOTO, TETSUO

NAME COUNTRY
HITACHI LTD N/A
KK HITACHI CHIYOU LSI SYST N/A

APPL-NO:

JP10102231

APPL-DATE:

March 30, 1998

INT-CL (IPC): H01L027/108, H01L021/8242 , G11C011/401

### ABSTRACT:

PROBLEM TO BE SOLVED: To realize a high-capacity semiconductor device by placing first to fourth decoder circuits along connections of first regions and first to fourth memory arrays and fifth to eighth decoder circuits along connections of second regions and first to fourth memory arrays.

SOLUTION: Memory arrays are disposed at four divided areas of a cross area composed of the longitudinal and transverse center zones of a chip; areas A and B are at the left and right of the transverse center zone, areas C and D are the upper and lower parts of the longitudinal center zone, and area E is at the cross section of both zones. Decoders and drivers for selecting the memory arrays are disposed at the periphery of the area A adjacent to the arrays, and bonding pads are disposed at the longitudinal center areas.

COPYRIGHT: (C) 1998, JPO

### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平10-256512

(43)公開日 平成10年(1998) 9月25日

(51) Int.Cl.8

鹽別記号

FΙ

H01L 27/108 21/8242 H01L 27/10

681E

G11C 11/401

G11C 11/34

371K

審查 間求 有

簡求項の数29 FD (全100頁)

(21)出願番号

特顯平10-102231

(62)分割の表示

特願平8-89911の分割

(22)出顯日

平成1年(1989)3月20日

(71)出頭人 000005108

株式会社日立製作所

東京都千代田区神田骏河台四丁目6番地

(71)出頭人 000233169

株式会社日立超エル・エス・アイ・システ

ムズ

東京都小平市上水本叮5丁目22番1号

(72) 発明者 梶谷 一彦

東京都育梅市今井2326番地 株式会社日立

製作所デバイス関発センタ内

(74)代理人 弁理士 徳若 光政


最終頁に続く

## (54) 【発明の名称】 半草体装置

## (57)【要約】

【課題】 高速化を図りつつ大規模集積化を実現した半 導体装置を提供する。

【解決手段】 半導体基板主面の実質的に長方形領域に その短辺を横切る中央線に沿って第1方向に延びる第1 領域と、その長辺を横切る中央線に沿って前記第1領域 と交差する第2方向に延びる第2領域を設けて前記長方 形領域を第3、第4、第5及び第6領域に分割して各々 に第1、第2、第3及び第4メモリアレイを設け、前記 第1領域と、前記第1から第4メモリアレイとのそれぞ れの接線に沿って第1、第2、第3及び第4デコード回 路を配置し、前記第2領域と、前記第1から第4メモリ アレイとのそれぞれの接線に沿って第5、第6、第7及 び第8デコード回路を配置し、前記第2領域に設けられ た複数のボンディングパッドを設ける。



#### 【特許請求の範囲】

【請求項1】 半導体基板主面の実質的に長方形領域内 に形成された半導体装置であって、

前記長方形領域の短辺を横切る中央線に沿って第1方向 に延びる第1領域と、

前記長方形領域の長辺を横切る中央線に沿って前記第1 領域と交差する第2方向に延びる第2領域と、

前記長方形領域において、前記第1領域と第2領域とに よって分割された第3、第4、第5及び第6領域と、

前記第3、第4、第5及び第6領域の各々に設けられた 10 第1、第2、第3及び第4メモリアレイと、

前記第1領域と、前記第1から第4メモリアレイとのそ れぞれの接線に沿って設けられた第1、第2、第3及び 第4デコード回路と、

前記第2領域と、前記第1から第4メモリアレイとのそ れぞれの接線に沿って設けられた第5、第6、第7及び 第8デコード回路と、

前記第2領域に設けられた複数のボンディングパッドと を有することを特徴とする半導体装置。

【請求項2】 請求項1において、

前記第1から第4メモリアレイのそれぞれは、前記第1 方向に延在する複数のワード線と、前記第2方向に延在 する複数のデータ線とを有することを特徴とする半導体

【請求項3】 請求項1又は請求項2において、 前記第1から第4デコード回路は、Yデコーダであり、 前記第5から第8デコード回路は、Xデコーダであるこ

とを特徴とする半導体装置。

【請求項4】 半導体基板主面の実質的に長方形領域内 に形成された半導体装置であって、

前記長方形領域の短辺を横切る中央線に沿って第1方向 に延びる第1領域と、

前記長方形領域の長辺を横切る中央線に沿って前記第1 領域と交差する第2方向に延びる第2領域と、

前記長方形領域において、前記第1領域と第2領域とに よって分割された第3、第4、第5及び第6領域と、

前記第3から第6領域の各々において、その短辺方向を 横切る中央線に沿って延びる第7、第8、第9及び第1 0領域と、

前記第3領域内において、前記第7領域の両側に設けら 40 られた第7及び第8メモリアレイと、 れた第1及び第2メモリアレイと、

前記第4領域内において、前記第8領域の両側に設けら れた第3及び第4メモリアレイと、

前記第5領域内において、前記第9領域の両側に設けら れた第5及び第6メモリアレイと、

前記第6領域内において、前記第10領域の両側に設け られた第7及び第8メモリアレイと、

前記第7から第10領域の各々に設けられた、第1、第 2、第3及び第4デコード回路と、

れぞれの接線に沿って設けられた第5、第6、第7、第 8、第9、第10、第11及び第12デコード回路と、 前記第2領域に設けられた複数のボンディングパッドと を有することを特徴とする半導体装置。

【請求項5】 請求項4において、

前記第1から第8メモリアレイのそれぞれは、前記第1 方向に延在する複数のワード線と、前記第2方向に延在 する複数のデータ線とを有することを特徴とする半導体 装置。

【請求項6】 請求項4又は請求項5において、

前記第1から第4デコード回路は、Yデコーダであり、 前記第5から第12デコード回路は、Xデコーダである ことを特徴とする半導体装置。

【請求項7】 請求項4において、

前記第1から第8メモリアレイのそれぞれは、前記第1 方向に延在する複数のデータ線と、前記第2方向に延在 する複数のワード線とを有することを特徴とする半導体 装置。

【請求項8】 請求項4又は請求項7において、

20 前記第1から第4デコード回路は、Xデコーダであり、 前記第5から第12デコード回路は、Yデコーダである ことを特徴とする半導体装置。

【請求項9】 半導体基板主面の実質的に長方形領域内 に形成された半導体装置であって、

前記長方形領域の短辺を横切る中央線に沿って第1方向 に延びる第1領域と、

前記長方形領域の長辺を横切る中央線に沿って前記第1 領域と交差する第2方向に延びる第2領域と、

前記長方形領域において、前記第1領域と第2領域とに よって分割された第3、第4、第5及び第6領域と、

前記第3から第6領域の各々の長辺を横切る中央線に沿 って延びる第7、第8、第9及び第10領域と、

前記第3領域内において、前記第7領域の両側に設けら れた第1及び第2メモリアレイと、

前記第4領域内において、前記第8領域の両側に設けら れた第3及び第4メモリアレイと、

前記第5領域内において、前記第9領域の両側に設けら れた第5及び第6メモリアレイと、

前記第6領域内において、前記第10領域の両側に設け

前記第1領域と、前記第1から第8メモリアレイとのそ れぞれの接線に沿って設けられた第1、第2、第3、第 4、第5、第6、第7及び第8デコード回路と、

前記第7から第10領域に対応して設けられた、第9、 第10、第11及び第12デコード回路と、

前記第2領域に設けられた複数のボンディングパッドと を有することを特徴とする半導体装置。

【請求項10】 請求項9において、

前記第1から第8メモリアレイのそれぞれは、前記第1 前記第2領域と、前記第1から第8メモリアレイとのそ 50 方向に延在する複数のワード線と、前記第2方向に延在

07/21/2003, EAST Version: 1.03.0002

する複数のデータ線とを有することを特徴とする半導体 装置。

【請求項11】 請求項9又は請求項10において、前記第1から第8デコード回路は、Yデコーダであり、前記第9から第12デコード回路は、Xデコーダであることを特徴とする半導体装置。

【請求項12】 請求項9において、

【請求項13】 請求項9又は請求項12において、 前記第1から第8デコード回路は、Xデコーダであり、 前記第9から第12デコード回路は、Yデコーダである ことを特徴とする半導体装置。

【請求項14】 半導体基板主面の実質的に長方形領域内に形成された半導体装置であって、

前記長方形領域の短辺を横切る中央線に沿って第1方向 に延びる第1領域と、

前記長方形領域の長辺を横切る中央線に沿って前記第1.20 領域と交差する第2方向に延びる第2領域と、

前記長方形領域において、前記第1領域と第2領域とによって分割された第3、第4、第5及び第6領域と、

前記第3、第4、第5及び第6領域の各々において、その短辺を横切る中央線に沿って延びる第7、第8、第9及び第10領域と、

前記第3、第4、第5及び第6領域の各々において、その長辺を横切る中央線に沿って延びる第11、第12、第13及び第14領域と、

前記第3領域内において、前記第7領域及び第11領域 30 によって分割された領域に設けられた第1、第2、第3 及び第4メモリアレイと、

前記第4領域内において、前記第8領域及び第12領域 によって分割された領域に設けられた第5、第6、第7 及び第8メモリアレイと、

前記第5領域内において、前記第9領域及び第13領域 によって分割された領域に設けられた第9、第10、第 11及び第12メモリアレイと、

前記第6領域内において、前記第10領域及び第14領域によって分割された領域に設けられた第13、第14、第15及び第16メモリアレイと、

前記第7から第10領域に対応して設けられた第1、第 2、第3及び第4デコード回路と、

前記第11から第14領域に対応して設けられた第5、 第6、第7及び第8デコード回路と、

前記第2領域に設けられた複数のボンディングパッドと を有することを特徴とする半導体装置。

【請求項15】 請求項14において、

前記第1から第16メモリアレイのそれぞれは、前記第 1方向に延在する複数のワード線と、前記第2方向に延 50

在する複数のデータ線とを有することを特徴とする半導 体装置。

【請求項16】 請求項14又は請求項15において、前記第1から第4デコード回路は、Yデコーダであり、前記第5から第8デコード回路は、Xデコーダであることを特徴とする半導体装置。

【請求項17】 請求項14において、

前記第1から第16メモリアレイのそれぞれは、前記第 1方向に延在する複数のデータ線と、前記第2方向に延 在する複数のワード線と、

前記複数のデータ線と複数のワード線の所定の交点に設 けられた複数のメモリセルを有することを特徴とする半 導体装置。

【請求項18】 請求項14又は請求項17において、前記第1から第4デコード回路は、Xデコーダであり、前記第5から第8デコード回路は、Yデコーダであることを特徴とする半導体装置。

【請求項19】 請求項1から請求項18のいずれか1 において、

20 前記第3領域と前記第4領域は、前記第2領域を挟んで 対向し、

前記第5領域と前記第6領域は、前記第2領域を挟んで 対向し、

前記第3領域と前記第5領域は、前記第1領域を挟んで 対向し、

前記第4領域と前記第6領域は、前記第1領域を挟んで 対向し、

前記第2領域には、複数のメインアンプが配置されることを特徴とする半導体装置。

【請求項20】 請求項19において、

前記複数のメインアンプのうち前記第3領域と第4領域 との間に配置されたメインアンプは、前記第3領域のメ モリアレイのアクセスと、前記第4領域のメモリアレイ のアクセスに対して選択的に切り換えられることで共用 されることを特徴とする半導体装置。

【請求項21】 半導体基板主面の実質的に長方形領域内に形成された半導体装置であって、

前記長方形領域の短辺を横切る中央線に沿って第1方向 に延びる第1領域と、

0 前記長方形領域の長辺を横切る中央線に沿って前記第1 領域と交差する第2方向に延びる第2領域と、

前記長方形領域において、前記第1領域と第2領域とによって分割された第3、第4、第5及び第6領域と、前記第2領域に設けられた複数のボンディングパッドとを備え、

前記第3領域と前記第4領域は、前記第2領域を挟んで 対向し、

前記第5領域と前記第6領域は、前記第2領域を挟んで 対向し、

前記第3領域と前記第5領域は、前記第1領域を挟んで

07/21/2003, EAST Version: 1.03.0002

4

対向し、

前記第4領域と前記第6領域は、前記第1領域を挟んで 対向し、

前記第3、第4、第5及び第6領域の各々は、複数のワ ード線と複数のデータ線の所定の交点に設けられた複数 のダイナミック型メモリセルを含むメモリアレイと複数 のセンスアンプとを含み、

前記2領域には、複数のメインアンプが配置されること を特徴とする半導体装置。

【請求項22】 請求項21において、

前記複数のメインアンプのうち前記第3領域と第4領域 との間に配置されたメインアンプは、前記第3領域のメ モリアレイのアクセスと、前記第4領域のメモリアレイ のアクセスに対して選択的に切り換えられることで共用 されることを特徴とする半導体装置。

【請求項23】 請求項21又は請求項22において、 前記メインアンプは、前記複数のデータ線に読み出され た信号を対応する前記センスアンプで増幅した後に、前 記複数のデータ線のうち選択されたデータ線からの信号 を外部に出力するために増幅する回路であることを特徴 20 とする半導体装置。

【請求項24】 請求項21から請求項23のいずれか 1において、

前記半導体装置は、

前記第1領域と、前記第1から第4メモリアレイとのそ れぞれの接線に沿って設けられた第1、第2、第3及び 第4デコード回路と、

前記第2領域と、前記第1から第4メモリアレイとのそ れぞれの接線に沿って設けられた第5、第6、第7及び 第8デコード回路とを有することを特徴とする半導体装 30 置。

【請求項25】 請求項24において、

前記第1から第4デコード回路は、Yデコーダであり、 前記第5から第8デコード回路は、Xデコーダであるこ とを特徴とする半導体装置。

【請求項26】 請求項1から請求項25のいずれか1 において、

前記複数のボンディングパッドは、前記第2方向に沿っ て配置されることを特徴とする半導体装置。

において、

前記第1及び第2領域には、ダイナミック型RAMの周 辺回路が配置されることを特徴とする半導体装置。

【請求項28】 請求項1から請求項27のいずれか1 において、

前記半導体装置はリード・オン・チップ(LOC)構造 のパッケージに搭載されることを特徴とする半導体装 置。

【請求項29】 請求項1から請求項28のいずれか1

ることを特徴とする半導体装置。

【発明の詳細な説明】 °

[0001]

【発明の属する技術分野】この発明は、半導体装置に関 し、例えば約16Mビットのような大記憶容量を持つダ イナミック型RAM(ランダム・アクセス・メモリ)の ような半導体記憶装置又は半導体装置に利用して有効な 技術に関するものである。

[0002]

【従来の技術】約16Mビットのような大きな記憶容量 を持つダイナミック型RAMの開発が進められている。 このようなダイナミック型RAMの例として、例えば日 経マグロウヒル社昭和63年3月1日発行『日経マイク ロデバイス』誌の頁67~頁81がある。

[0003]

【発明が解決しようとする課題】上記のような大記憶容 量化に伴い、メモリチップも必然的に大型化する。 それ に伴い、素子の微細化や配線の引き回しによる速度の低 下に格別の配慮が必要になるものである。すなわち、約 16Mビットものような大記憶容量化を実現するには、 もはや約1Mピットや約4Mピットのダイナミック型R AMに用いられた技術手法とは異なる新たな技術開発が 必要になるものである。

【0004】この発明の目的は、大記憶容量化又は大規 模集積化を図った半導体装置を提供することにある。こ の発明の他の目的は、高速化を図りつつ大規模集積化を 実現した半導体装置を提供することにある。この発明の 前記ならびにそのほかの目的と新規な特徴は、本明細書 の記述および添付図面から明らかになるであろう。

[0005]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば、下 記の通りである。すなわち、半導体基板主面の実質的に 長方形領域にその短辺を横切る中央線に沿って第1方向 に延びる第1領域と、その長辺を横切る中央線に沿って 前記第1領域と交差する第2方向に延びる第2領域を設 けて前記長方形領域を第3、第4、第5及び第6領域に 分割して各々に第1、第2、第3及び第4メモリアレイ を設け、前記第1領域と、前記第1から第4メモリアレ 【請求項27】 請求項1から請求項26のいずれか1 40 イとのそれぞれの接線に沿って第1、第2、第3及び第 4デコード回路を配置し、前記第2領域と、前記第1か ら第4メモリアレイとのそれぞれの接線に沿って第5、 第6、第7及び第8デコード回路を配置し、前記第2領 域に設けられた複数のボンディングパッドを設ける。 【0006】前記第3領域と前記第4領域を前記第2領 域を挟んで対向するようにし、前記第5領域と前記第6 領域を前記第2領域を挟んで対向するようにし、前記第

3領域と前記第5領域を前記第1領域を挟んで対向する ようにし、前記第4領域と前記第6領域を前記第1領域 において、前記半導体装置はダイナミック型RAMであ 50 を挟んで対向するようにし、前記第3、第4、第5及び

第6領域の各々には、複数のワード線と複数のデータ線 の所定の交点に設けられた複数のダイナミック型メモリ セルを含むメモリアレイと複数のセンスアンプを設け、 前記2領域には、複数のメインアンプを配置させる。 [0007]

【発明の実施の形態】図1には、この発明が適用された ダイナミック型RAMの一実施例の基本的レイアウト図 が示されている。この実施例においては、メモリの大容 量化に伴うチップサイズの大型化による制御信号やメモ リアレイ駆動信号といった各種配線長が長くされること 10 によって動作速度も遅くされてしまうのを防ぐ等のため に、RAMを構成するメモリアレイ部とそのアドレス選 択等を行う周辺部との配置に次のような工夫を行うもの

【0008】同図において、チップの縦中央部と横中央 部とから形作られる十文字エリアが設けられる。この十 文字エリアには主に周辺回路が配置され、上記十文字エ リアにより4分割されたエリアにはメモリアレイが配置 される。上記の十文字エリアは、同図に示すようにエリ アAないしDのそれぞれに分けられる。すなわち、エリ アAはチップの横中央左側部であり、エリアBはチップ の横中央右側部である。エリアCはチップの縦中央上側 部であり、エリアDはチップの縦中央下側部である。そ して、エリアEは、上記チップの横中央部と縦中央部と が交差するチップ中央部である。

【0009】この実施例のメモリチップは、上記エリア AないしEからなる十文字エリアにより4つに分割され たエリアにメモリアレイが構成される。特に制限されな いが、上記4つのメモリアレイは、後述するようにそれ ぞれが約4Mピットの記憶容量を持つようにされる。こ 30 れに応じて4つのメモリアレイ全体では、約16Mビッ トの大記憶容量を持つものとされる。

【0010】上記十文字エリアのうち、それぞれのメモ リアレイと隣接する周辺部には、メモリアレイの選択動 作を行うデコーダ及びドライバが配置される。すなわ ち、エリアAとBのうち、上下に分割された2個づつの メモリアレイに対応して、Y (カラム) デコーダ (Yd ec)とYセレクト(カラム選択)ドライバ(YSドラ イバ)がそれぞれ配置される。エリアCとDのうち、左 右に分割された2個づつのメモリアレイに対応して、X 40 とができるから高速化が図られる。 (ロウ)デコーダ(Xdec)とワード線ドライバ(W Lドライバ)がそれぞれ配置される。それ故、4つに分 割されたメモリアレイは、横方向にワード線が延長され て配置され、縦方向にデータ線(ビット線又はディジッ ト線)が延長されて配置される。ただし、上記のように 1つのメモリアレイが約4Mビットもの大記憶容量を持 つものであるため、1つのデータ線等に接続されるメモ ・リセルの数が膨大となり実際的でない。したがって、各 メモリアレイは後述するように複数からなるメモリマッ トからそれぞれ構成される。

【0011】上記十文字エリアの各エリアAないしEの 残りの部分には次のような主要な回路ブロックがそれぞ れ配置される。エリアAとエリアBには、アドレスバッ ファ、アドレス比較回路(冗長用デコーダ)、制御クロ ック発生回路及びデータ入力バッファ等が配置される。 エリアCとエリアDには、コモンソーススイッチ回路、 センスアンプ制御信号回路、マット選択制御回路、メイ ンアンプ等が配置される。そして、中央エリアEには、 Xデコーダ、Yデコーダ用アドレス信号発生回路、内部 降圧電源回路等が配置される。

【0012】図2には、この発明に係るダイナミック型 RAMの一実施例の全体レイアウト図が示されている。 すなわち、上記エリアAに対応した部分には、Yアドレ スパッファ、Y冗長回路及びYアドレスドライバ(論理 段)とからなるY系回路と、テスト機能回路及びCAS 系制御信号回路が設けられる。このエリアAの中央寄り には、約5 Vのような外部電源電圧VCCEを受けてメ モリアレイに供給される約3.3 Vのような電圧に変換 させる内部降圧電圧VDLリミッタ回路と、DV1ない しDV3で示したYアドレスドライバ、Xアドレスドラ イバ及びマット選択ドライバがそれぞれ設けられる。 【0013】上記エリアBに対応した部分には、Xアド レスパッファ、X冗長回路及びXアドレスドライバ (論 理段)とからなるX系回路と、RAS系制御信号回路、 WE系信号制御回路、データ入力バッファが設けられ る。このエリアBの中央寄りには、約5Vのような外部 電源VCCEを受けて周辺回路に供給される約3.3V のような電圧に変換させる内部降圧電圧VCCリミッタ 回路とDV1ないしDV3で示したYアドレスドライ バ、Xアドレスドライバ及びマット選択ドライバがそれ ぞれ設けられる。

【0014】上記エリアAとBのように、アドレスバッ ファとそれに対応したアドレス比較回路を含む冗長回 路、制御クロック発生を行うCAS、RAS系制御信号 回路等を一個所に集中配置すると、例えば配線チャンネ ルを挟んでクロック発生回路と他の回路を振り分けるこ と、言い換えるならば上記配線チャンネルを共用化する ことによって高集積化が可能になるとともに、アドレス ドライバ (論理段)等に最短で等距離で信号を伝えるこ

【0015】上記エリアCに対応した部分には、このエ リアCの中心軸に対して対称的に配置される合計8個の メモリマットに対応した4個のメインアンプ、内部昇圧 電圧回路VCHG、基板電圧発生回路VBBG、及び上 記同様にエリアCの中心軸に対して対称的に配置された 残り合計8個からなるメモリマットに対応した4個のメ インアンプが設けられる。それ故、この実施例では1つ のメモリアレイには8個のメモリマットが配置され、上 記エリアCを中心として対称的に配置される2つのメモ 50 リアレイにより、合計16個のメモリマットが設けられ

ることになる。このようにメインアンプを配置することによって、メインアンプの数を減らすことができるとともに、その信号伝播距離も短くできるから高速化が可能になる。

【0016】上記エリアDに対応した部分には、このエリアDの中心軸に対して対称的に配置される合計8個のメモリマットに対応した4個のメインアンプ、4個からなるデータ出力バッファ、及び上記同様にエリアDの中心軸に対して対称的に配置された残り合計8個からなるメモリマットに対応した4個のメインアンプが設けられ、10る。それ故、この実施例では上述のように4個のメモリアレイから構成されるから、メモリマットの数は全体で32個から構成される。

【0017】特に制限されないが、この実施例では、上記縦中央部のエリアに小さな□で示したボンディングパッドが配置される。このボンディングパッドの詳細な配置は、図3のレイアウト図に具体的に示されている。同図において、□で示したボンディングパッドのうち、黒く塗りつぶしたものは、外部電源供給用のパッドである。すなわち、入力のレベルマージンを大きくするため、言い換えるならば電源インピーダンスを低くするために回路の接地電位を供給するパッドVSSは、合計で13個一直線上に並んで配置される。

【0018】これらのバッドVSSは、LOC技術により形成される縦方向に延びる接地電位用リードに接続される。これらパッドVSSのうち、エリアCとDにそれぞれ1個設けられたパッドは、ワード線のクリア、ワードドライバの非選択ワード線のカップリングによる浮き上がり防止用の接地電位として用いられる。エリアC、Dにそれぞれ2個設けられたパッドは、センスアンプの30コモンソースVSS用として設けられ、コモンソースの配線抵抗を下げ高速化を実現する。エリアDには、上記の他データ出力バッファ用のもの2個、エリアEにはXアドレスバッファ、Yアドレスバッファに接地電位を供給すると同時に電源発生回路に対応したものが設けられる。そして、エリアCとDにそれぞれ1個、またエリアEに設けられる2個のパッドは、その他の周辺回路に対応したものである。

【0019】これにより、回路の接地電位は内部回路の動作に対して電源インピーダンスが低くされ、かつ上記 40 のごとく5種類に分けられた内部回路間のVSS配線が、LOCリードフレームとボンディングワイヤとからなるローパスフィルタで接続されることになるからノイズの発生を最小に抑えるとともに、内部回路間のVSSノイズの伝播も最小に抑えることができる。

【0020】約5 Vのような外部電源 V C C E に対応し 個からなるボンたパッドは、上記電圧変換動作を行う内部降圧電圧発生 これより、パッロ路 V C C リミッタ、V D L リミッタに対応して中央部 ができる。言いに2個、データ出力バッファに対応した位置に1個設け 密度で多数のよられる。これも上記同様に電源インピーダンスを低くす 50 るものである。

1.0

るとともに、内部回路間の電圧(VCC、VDL及びVCCE間)のノイズ伝播を抑えるためのものである。 【0021】アドレス入力用のパッドA0~A11は、中央部にまとめて配置される。これは、XアドレスバッファとYアドレスバッファの配置に合わせて近接して設けることによって、信号の伝達距離を最小にし高速化を図るためのものである。

【0022】制御信号用のパッドRASB、CASB、WEB、OEBは、それぞれに対応した回路に近接して配置される。ここで、各記号の末尾に付された文字Bは、ロウレベルがアクティブレベルであるバー信号であることを表している。ただし、図面上では、従来の論理記法に従って、各記号の上にオーバーバーを付して表している。このことは、以下の説明及び図面においても同様である。データ出力用のパッドDQ1~DQ4は、各データ出力バッファに設けられる。パッドDは、×1ビット構成のときのデータ入力用であり、Qは×1ビット構成のときのデータ出力用である。以上が外部ピン用のパッドである。

20 【0023】この実施例では、上記のような外部ピン用の他にボンディングマスター用、モニタ用及びモニタ用パッド制御のために以下のパッドが設けられる。ボンディングマスター用としてはパッドFP0とFP1が設けられる。FP0はSC(スタティックカラム)モードを指定するためのものであり、FP1はNB(ニブル)モード及び×4ビット構成時のライトマスク機能を指定するためのものである。モニタ用としてはパッドVCC、VDL、VL、VBB、VCH及びVPLがある。

【0024】これらのパッドは、それに対応した各内部電圧VCC、VDL、VL、VBB、VCH及びVPLをモニタするためのものである。VCCは、約3.3Vの周辺回路用電源電圧であり、VDLは約3.3Vのメモリアレイ、すなわち、センスアンプに供給される電源電圧であり、VCHは上記内部電圧VDLを受けて約5.3Vに昇圧されたワード線の選択レベル、シェアードスイッチMOSFETを選択するブースト電源電圧、VBBは-2Vのような基板バックバイアス電圧、VPLはメモリセルのプレート電圧、VLは約3.3VのVCCリミッタ、VDLリミッタ用基準電圧である。モニタ用パッドの制御用としてはパッドVBT、VHT及び、VPLGがある。これらの機能は、後のモニタ電圧機能の説明から明らかになろう。

【0025】この実施例では、ボンディングパッドは、 2列に配置される。しかも、そのピッチを約半ピッチ分だけずらして交互に配置する。言い換えるならば、複数 個からなるボンディングパッドをジグザグに配置する。 これより、パッド相互間の実質的な間隔を長くすることができる。言い換えるならば、比較的狭いエリアに高い 密度で多数のボンディングパッドを配置することができるものである。

【0026】ボンディングパッドは、ワイヤーボンディング等のボンディングのための比較的大きな占有面積を必要とすること、及び静電破壊防止回路を設けることが必要である。それ故、この実施例のようなジクザグ配列とすることによって、比較的狭いエリアに多数のボンディングパッドを配置することが可能になる。また、縦長のチップの縦中央部にボンディングパッドを配置する構成では、上記のようにより多数のパッドを設けることができるものである。

【0027】図4には、上記構成のメモリアレイに対するアドレス割り付けの一実施例のブロック図が示されている。この実施例のRAMは、前記のように約16Mビットの記憶容量を持つ。そして、アドレス信号は、Xアドレス信号とYアドレス信号とがアドレスストローブ信号RASBとCASBに同期して時系列的に供給されるというアドレスマルチプレックス方式を採る。それ故、アドレス信号としては、Xアドレス信号がX0~X11の12ビット、Yアドレス信号がY0~Y11の12ビットからそれぞれ構成される。

【0028】同図において、アドレス信号X0~X11は、外部から供給されるアドレス信号がハイレベルのとき選択状態を意味するトルー信号であり、アドレス信号X0B~X11Bは、外部から供給されるアドレス信号がロウレベルのとき選択状態を意味するバー信号である。同様に、アドレス信号Y0~Y11は、外部から供給されるアドレス信号がハイレベルのとき選択状態を意味するトルー信号であり、アドレス信号Y0B~Y11Bは、外部から供給されるアドレス信号がロウレベルのとき選択状態を意味するバー信号である。

【0029】メモリマットは、センスアンプを挟んだ2つの領域SLとSRと、それに対応したXデコーダ及びワード線ドライバ及びカラム選択回路を最小の単位とし、上記のように4分割されてなるメモリアレイには8個の単位のメモリマットが配置される。これらの単位のメモリマットは、MSOL、MSORないしMS3L、MS3Rのように8種類に分けられる。上記のように4つに分割されるメモリアレイがそれぞれ8個の単位のメモリマットを持つから、MSOL、MSORないしMS3L、MS3Rは、それぞれ4個づつの単位のメモリマ40ットに割り当てられる。

【0030】上記単位のメモリマットのXデコーダには、アドレス信号X0~X7の8ビットのアドレス信号と、センスアンプを挟んだ2つの領域を指定するSL、SR信号と、そのメモリマットを指定するMSOL/R~MS3L/Rの信号が供給される。1つのメモリマットは512本のワード線を持つ。上記単位のメモリマットは、センスアンプを中心として左右に相補データ線(ビット線又はディジット線)が配置されるといういわゆるシェアードセンスアンプ方式を採る。そして、この

左右のアドレス指定用信号SL, SRにアドレス信号X8とX8Bが用いられる。それ故、Xデコーダ回路は実質的にX0~X8の9ビットのアドレス信号を解読して1つのワード線の選択動作を行う機能を持つ。

【0031】アドレス信号X9ないしX11の3ピット のアドレス信号は、マット選択信号MSIL/Rを形成 する。すなわち、アドレス信号X9とX9Bは、同図に 代表として例示的に示されているメモリマットMSOL とMS1Lのように隣接するメモリマットを選択し、ア 10 ドレス信号 X 1 1 と X 1 1 Bは、同図に代表として例示 的に示されているメモリマットMSOL及びMS1Lと メモリマットMSOR及びMS1Rのように上記隣接す る2つのメモリマットを1組として、左右からなる2組 のメモリブロックのうちのいずれかを選択する。そし て、アドレス信号X10とX10Bは、同図の縦中央部 のエリアにより分けられたメモリアレイのいずれかを選 択するために用いられる。上記のような3ビットからなっ るアドレス信号の組み合わせにより、各単位のメモリマ ットには、上記のような8通りのアドレス割り当てMS 0~3L/Rが指定される。

【0032】ロウアドレスストローブ信号RASBに同期してXアドレス信号が取り込まれると、X系の選択動作が行われる。このとき、上記のようなアドレス割り付けにより、上記4つのメモリアレイのうち、アドレス信号X10とX10Bに応じて上記縦中央部のエリアを挟んで2づつに分けられたメモリアレイのうちいずれ一方が選択される。そして、アドレス信号X11とX11Bに応じてR又はしが付加されたいずれか1つのメモリマットが選択され、アドレス信号X9とX9Bにより隣接するメモリマットのうち一方が指定されることになる。したがって、全体で32個のメモリマットのうち、4個のメモリマットにおいてそれぞれ残りの9ビットからなるアドレス信号(X0~X8)により指定される1本のワード線が選ばれることになる。

【0033】各メモリアレイ(合計8個のメモリマット)に対応して設けられるYデコーダは、Yアドレス信号Y2ないしY9を解読してメモリアレイの相補データ線を選択する。すなわち、上記Y2ないしY9からなる8ビットのアドレス信号の解読により、1/256のアドレス選択動作を行う。ただし、カラム選択回路は、4ビットの単位で相補データ線の選択動作を行うものである。それ故、1つのメモリマットは、512×256×4の記憶容量を持ち、1つのメモリアレイには8個のメモリマットが設けられるから、メモリアレイ全体では512×256×4×8=4194304の約4Mビットの記憶容量を持つものとなる。したがって、DRAM全体では4つのメモリアレイにより構成されるから約16Mビットの大記憶容量を持つものとなる。

(ビット線又はディジット線)が配置されるといういわ 【0034】ここで、メモリマットMSOLないしMSゆるシェアードセンスアンプ方式を採る。そして、この 50 3Lからなる4つのメモリマットを1組とし、それと隣

接するメモリマットMSORないしMS3Rからなる4 つのメモリマットを他の1組として合計8個のメモリマ ットにより1つのメモリブロックが構成される。このメ モリブロックに対して4つからなるメインアンプMAが 設けられる。

【0035】上記のようなロウ系のアドレス確定によ り、上記のような1つのメモリブロックを構成する8個 からなるメモリマットMSOLないしMS3LとMSO RないしMS3Rのうち、前記のようにアドレス信号X 10, X10BとX11, X11B及びX9, X9Bか 10 らなる3ビットのアドレス信号により1つのメモリマッ トが選択されて上記4ビットからなる信号が上記4つの メインアンプに対応して出力される。

【0036】Yアドレス信号のうち、アドレス信号YO とY1により、上記4つのメインアンプASO~AS3 のうち1つが選択される。そして、残りのアドレス信号 Y10とY11により、4組からなるメインアンプ群N AO~NA3のうち1つが選ばれる。このようにして、 上記4ビットからなるアドレス信号Y0、Y1及びY1 0とY11により合計16個のメインアンプの中の1つ .20 が活性化されて 1 ビットの読み出し信号がデータ出力回 路を通して出力される。

【0037】4ビット単位でメモリアクセスする場合に は、特に制限されないが、アドレスY10とY11を無 効にして、4組のメインアンプ群の中からアドレス信号 YOとY1により指定される合計4個のメインアンプの 信号をパラレルに出力させるようにすればよい。さら に、ニブルモードでの読み出し動作では、特に制限され ないが、上記メインアンプをアドレス信号Y0とY1又 はY10とY11をアドレス歩進させてシリアルに4ビ 30 ットを出力させることができる。

【0038】図7には、上記電源供給線とそれに関連す る内部電源回路とパッドの関係を具体的に説明するため の概略レイアウト図が示されている。1は、外部電源用 のパッドVCCEであり、そこから配線層で内部降圧電 源回路(VCC) 3に上記電源電圧を供給する。内部降 圧電源回路(VCC) 3は、上記約5 Vのような電源電 圧VCCEの電源供給を受け、前記のような基準電圧V Lに従った約3.3Vのような周辺回路用の内部電圧V CCを形成する。

【0039】この電圧VCCは、配線5により横方向に 延長されてアドレスバッファやデコーダ等への動作電圧 供給に用いられる。また、配線5は、約中央部で2つに 分岐して上下縦方向に延長される。これは、前記のよう なXデコーダ、メインアンプ等の電源供給に対応してい る。上記配線5は上記のように上下方向に分岐して延長 されるとともに、Yデコーダや、冗長回路に対応した個 所で複数分岐して横方向に延長される。

【0040】2は、外部電源用のパッドVCCEであ

14

電源電圧VCCEを供給する。内部降圧電源回路(VD L) 4は、上記約5Vのような電源電圧VCCEの電源 供給を受け、前記のような基準電圧VLに従った約3. 3 Vのようなメモリアレイ (センスアンプ) の動作電圧 VDLを形成する。この電圧VDLは、配線6により全 体として日の字状に配置される。すなわち、配線6は、 内部降圧電源回路(VDL)4の出力点からいったん横 方向に延長し、上記縦方向に延長される配線5を内側に 取り囲むような長方形状に配置される。このようにして 配線6は、上記日の字を形作るようにされる。7は、デ ータ出力バッファ及びガードリング用の電源パッドであ り、そこから左右に延長されるともとに、縦中央部のパ ッドやメインアンプ等を囲むように上下に平行に配置さ れる。そして、上下の両端部ではチップの全体を取り囲 むように形成される。これによりガードリング機能が持 たせられる。

【0041】図8には、上記回路の接地線とそれに関連 する内部電源回路とパッドの関係を具体的に説明するた めの概略レイアウト図が示されている。チップの中央部 上下端に設けられた11は、ワードクリア、ワード線ラ ッチ用の接地電位供給用のパッドVSSであり、そこか らいったん横方向に延びて、ワードドライバに相当する 個所で分岐して上下方向に延長される。また、上記横方 向に延長され、ワードクリア部に相当する端部では上下 方向に延びて互いに接続される。12は、センスアンプ のコモンソース用の接地電位パッドであり、センスアン プを活性化するための接地電位を供給する。

【0042】この実施例では、横中央部に対して上下対 称的に配置される。上側では、上記バッドは2個所設け られそこからそれぞれ横方向に延長され、センスアンプ に接地電位を供給するパワースイッチMOSFETが設 けられせる個所に対応して上下方向に延長される。13 は、データ出力バッファに接地電位を供給するものであ り、4つのデータ出力バッファに対応して配置される2 個のパットとそれを接続する配線から構成される。14 は、内部降圧電源回路VCC、VDLとアドレスバッフ ア用の接地電位パッドであり、左右横方向に延長される 配線に接続される。15は、その他の回路用の接地電位 パッドであり、上記デコーダ回路や、メインアンプ等上 記以外の回路に接地電位を供給するためのもである。そ れ故、接地電位を供給する回路の対象が多く、かつ広範 囲にわたっているため、パッドの数も4個と多く、それ らに接続される配線もそれぞれの回路に対応して同図の ように横、縦方向に比較的複雑に延長される。

【0043】この実施例では、上記のように接地線は、 それぞれの回路機能に応じて1ないし5種類に分けら れ、LOC構成のリードフレームにより共通に接続され る。これにより、上記のように接地線が分けられた回路 間相互でのノイズリークすることが抑えられるからノイ り、そこから配線層で内部降圧電源回路(VDL)4に 50 ズマージンを大きくすることができる。例えば、ノイズ マージンがきびしいアドレスバッファには、独立したバッド14と比較的短い配線により接地電位が与えられるから十分な入力ノイズマージンを確保することができる。このことは、センスアンプ等のようにその動作によって接地線に比較的大きなノイズを発生する個所を、上記のようなノイズにきびしい回路と実質的に分離することをねらったものである。

【0044】図9(A)と(B)には、上記のようなボンディングパッドに対応して設けられる入力保護回路の 具体的レイアウト図とその断面図が示されている。この 10 実施例において、特に制限されないが、レイアウト図 (A)とその一部断面図(B)から明らかなように、保 護素子としてはN+-PWELL(基板)-N+のラテラル型のバイポーラトランジスタが用いられる。

【0045】この場合、エミッタとしては電圧VCCEとVSSの双方を用いる。入力に高電圧(正/負)が印加されると、このラテラルトランジスタで電位が緩和されるが、この実施例では、同図(A)のレイアウト図に示すようにさらにポリシリコンからなる高抵抗素子で入力ゲートに伝えられる電位を下げるようにしている。こ 20の高抵抗素子の抵抗値は、入力信号の伝達スピードの観点からあまり高くできないが、300Ωないし500Ω程度が信号伝達機能と保護機能の点から妥当である。

【0046】NWELL(N型ウェル領域)の周辺に設けられるN・により構成されるガードリングは、入力部の異常電圧が周辺回路に悪影響を及ぼさないようにするためのものである。このガードリングには外部から供給される電圧VCCEが供給される。この実施例のように、ボンディングパッドをチップの中央部に配置した場合、従来のようにチップの周辺部に設ける場合に比べて30サージ電圧の影響をメモリアレイや周辺回路が受け易い。それ故、ボンディングパッドを上述のようにウェル付き拡散層としてのガードリングで囲み、そこに外部電源電圧VCCEレベルを供給して基板を通したサージ電圧の影響を小さくする。

【0047】この実施例のようにラテラル型のバイボーラトランジスタを用いたねらいは次の通りである。ラテラル型トランジスタは、面積が小さくできるので、コレクタ、エミッタとなるN\*拡散層の対向長(ベース幅)を大きくして単位長当たりの電流値を小さくして電流の 40集中を防ぐこと、及びそれを形成するのに特別なプロセスを追加する必要がない。

【0048】同図において、AL2は2層目のアルミニュウム層であり、AL1は1層目のアルミニュウム層である。また、SiLはパッシベーションの開口層であり、TCは2層目アルミニュウム層AL2と1層目アルミニュウム層AL1とを接続するスルーホールである。【0049】図10には、外部電源電圧VCCEパッドに設けられる入力保護回路の具体的レイアウト図が示されている。VCCEパッドに高電圧が印加されたとき、

16

NWELL-PWELL (基板) -NWELLのラテラル型バイポーラトランジスタで電荷を接地電位VSSに逃がすようにする。この保護素子はチップの縦中央部上下端に設けられる。これにより、後述するようなLOC構造でチップ中央部を縦方向に走るリードの入口で高電圧が下降するようにできる。このような構成を採ることによって、電源パッドが複数個所設けられるのに対して一対一に対応して保護案子を設けるのではなく、リードの入口付近の一対からなるパッドにのみ保護素子を設けることよりリードの中央部に対応したパッドには高電圧がかからないようにすることができる。

【0050】図11には、半導体チップ周辺部のレイアウト図が示され、図12には図11の一部と図示しないメモリセルの断面図が示されている。この実施例では、上述のようにチップの縦横中央部に周辺回路やボンディングパッドを配置する構成を採る。それ故、チップの周辺部や四隅までメモリアレイが配置されることになる。この場合、チップの四隅(コーナー)では、パッケージのレジンによる応力でパッシベーション等にクラックが発生する虞れがある。

【0051】これを防ぐために、言い換えるならば、機 械的強度を強くするために、同図に示すようにメモリア レイの工程を利用して、FG (MOSトランジスタのポ リシリコンゲート電極)、WSi/Poly Si (相補デ ータ線を形成するポリサイド層)を設ける。そして、図 12の概略断面図に示されているように層間絶縁膜を介 して第1層目のアルミニュウム層AL1、第2層目のア ルミュウム層AL2を重ね合わせる。このようなゆるや かな段差をチップのコーナー部に設けることにより、レ ジンによる応力が直接にメモリアレイ部に加わるのを防 ぐ。また、コーナー部のFG、WSi/Poly Siの長 さを長くすることにより応力を分散することができる。 【0052】図11のレイアウト図及び図13の断面図 に示されているように、半導体チップの最外周にはP+ 拡散層が配置され、そこに1層目アルニュウムAL1、 2層目アルミニュウム層AL2により基板バイアス電圧 VBBが供給される。そして、その内側にはNWELL がガードリングとして配置され、その中央部にオーミッ クコンタクト用のN<sup>+</sup> が形成され、そこに1層目アルニ ュウムAL1、2層目アルミニュウム層AL2により外 部電源電圧VCCEが供給される。

【0053】上記NWELLによるガードリングは、基板バックバイアス電圧発生回路VBBGにより形成された約-2Vのような電圧が、何等かの理由に急激に変化したとき、基板バイアス電圧VBBが印加されるP・拡散層から発生するマイノリティ(少数)キャリアを吸収する作用を持つ。これにより、上記P・拡散層から発生したマイノリティキャリアがメモリアレイ側に進行してメモリセルの記憶用キャパシタに蓄積された情報電荷と50 結合して、情報量が減少ないし破壊されてしまうのを防

止することができる。

【0054】図5には、この発明に係るダイナミック型RAMにおける制御信号に着目したブロック図が示されている。同図は、図2等に示したレイアウト図に対応して描かれている。RAS系のコントロール回路は、信号RASBを受けてXアドレスバッファを活性化するために用いられる。

【0055】Xアドレスバッファに取り込まれたアドレス信号はX系の冗長回路に供給される。ここで、記憶された不良アドレスとの比較が行われて、冗長回路への切 10 り換えることの有無が判定される。その結果と上記アドレス信号とは、X系のプリデコーダに供給される。ここで、XiとAXnlからなるプレデコード信号が形成され、各メモリアレイに対応して設けられるXアドレスドライバXiB、AXnlを介して、前記のようなメモリマットに対応して設けられるそれぞれのXデコーダに供給される。同図においては、1つのドライバのみが代表として例示的に示されている。

【0056】一方、上記RAS系の内部信号は、WE系のコントロール回路とCAS系のコントロール回路に供 20 給される。例えば、RASB信号とCASB信号及びWEB信号との入力順序の判定から、自動リフレッシュモード(CBR)、テストモード(WCBR)等の識別が行われる。

【0057】テストモードのときには、テスト回路が活性化され、そのとき供給される特定のアドレス信号に従いテストファンクションが設定される。上記Xアドレスバッファに取り込まれたアドレス信号のうち、メモリマットの選択を指示するアドレス信号はマット選択回路MSiL/Rに伝えられ、ここから各メモリアレイに設け30られた複数のメモリマットのうちいずれかが選択される。ここで、メモリマットに対応して設けられるCSは、コモンソーススイッチMOSFETである。

【0058】前記図4に示したアドレス割り付けのように、4つのメインアンプMAは、それを中心にして左右対称的に設けられた合計8個のメモリマットからの4対の相補データ線(4ビット)に対応している。メモリマット選択信号MSiL/Rにより上記8つのメモリマットのうち1つが選ばれる。このような選択動作を行うのが単位マット制御回路UMCである。同図には、4対の40メインアンプMAが1粗として例示的に示されており、残り3組のメインアンプは破線によりブラックボックスとして示している。

【0059】マット選択回路MSiL/Rは、選択信号MSOL/RないしMS3L/Rを形成する。例えばMSOLが形成されると、図4に示すMSOLに対応した4つのメモリマットが選択される。これらの4つのメモリマットMSOLは、それぞれから4ビットの入出力ノードを持つからそれが上記4個づつのメインアンプMAに対応される。

18

【0060】CAS系のコントロール回路は、信号CA SBを受けてY系の各種制御信号を形成するために用い られる。信号CASBのロウレベルへの変化に同期して Yアドレスパッファに取り込まれたアドレス信号は、Y 系の冗長回路に供給される。ここで、記憶された不良ア ドレスとの比較が行われて、冗長回路への切り換えの有 無が判定される。その結果と上記アドレス信号は、Y系 のプリデコーダに供給される。ここで、YiとAYnl からなるプレデコード信号が形成される。このプリデコ ード信号YiとAYnlは、4つからなる各メモリアレ イに対応して設けられるYアドレスドライバ (最終段) YiB、AYnlを介して、それぞれのYデコーダに供 給される。同図においては、1つのYドライバYiB、 AYnIBのみが代表として例示的に示されている。 【0061】上記CAS系のコントール回路は、前記の ようにRASB信号とWEB信号とを受けてその入力順 序の判定からテストモードを判定すると、隣接するテス ト回路を活性化させる。同図では、省略されているが、 アドレス信号や制御信号が供給されるボンディングパッ ドは、チップの中央部に集められて配置される。それ 故、各パッドから対応する回路までの距離を短く、ほゞ 均一にできる。これにより、この実施例のようなレイア ウトを採ることによって、アドレス信号や制御信号の取 り込みが高速に行われるとともに、多数ビットからなる アドレス信号にあっては多ビットからなるアドレス信号 相互において生じるスキューを最小に抑えることができ

【0062】同図に示すように、センスアンプ(SA) 用の電源VDLや周辺回路用電源VCCも、チップの中央部に配置されている。これにより、チップの4隅に配置される回路に対して等距離でしかも短い配線により各種電圧供給を行うことができるものとなる。また、各回路に応じて図示しないが、電圧安定化、言い換えるならば、電源インピーダンスを下げるための比較的大きな容量値を持つようなキャバシタがそれぞれの電源配線に沿って回路内に分散されて設けられる。

【0063】図6には、×1ビット構成時の動作シーケンスに着目したブロック図が示されている。同図では、各回路ブロックを主として信号名で示し、主要な回路を回路名により示している。それ故、同図では書き込み/読み出し信号の流れを示す信号経路は省略されている。以下、図6を参照して、この発明に係るダイナミック型RAMの動作の概略を説明する。

【0064】ロウ系のアドレス選択動作は、次のように行われる。アドレス信号Ai(A0~A11)と、これらとは別に特にアドレス信号A9~A11及びA8は、それぞれロウアドレスストローブ信号RASBに同期してアドレスバッファに取り込まれ、ロウ系の内部アドレス信号BXi、MSiL、MSiR及びSL、SRとして保持される。上記アドレスバッファに取り込まれたア

ドレス信号BXiは、一方において冗長回路に入力されて不良アドレスに対するメモリアクセスか否かが判定される。

【0065】上記アドレス信号BXiは他方においてプリデコーダに供給され、プリデコード信号AXNLが形成され、各メモリマットに対応して設けられるXデコーダXーDECに入力される。アドレス信号A8~A11に対しては、上記のようにもう1組のバッファMSiL、SRが設けられてマット選択動作を高速にする。すなわち、アドレス信号A0~A11 10は、冗長回路やプリデコード回路に供給され、冗長回路での多数のアドレス比較回路や、多数のゲート回路に入力されることからその負荷が比較的重くされる。この実施例では、上記のようにマット選択用のアドレスバッファMSiL、MSiR及びSL、SRを設けることによって、上記冗長回路やプリデコーダ回路の入力容量等による比較的大きな負荷による信号の遅れの影響を受けなくなりるから上記のように高速となる。

【0066】XデコーダX-DECには、その動作タイ ミングを制御するマット選択信号MSiL/R及びS L, SRから形成されたXデコーダプリチャージ信号X DPとXデコーダ引き抜き信号XDGが入力される。X デコーダX-DECは、上記タイミング信号XDPとX DGより上記プリデコード信号AXNLを解読してワー ド線の選択信号を形成する。このとき、不良アドレスへ のアクセスのときには、冗長回路から出力される信号X RiBが形成され、上記XデコーダX-DECの出力に よるワード線の選択動作が禁止されるとともに、冗長ワ ード線の選択動作が行われる。このようなワード線の選 択動作には、前記のような昇圧された電圧VCHが用い 30 られる。これによって、上記ワード線にゲートが結合さ れたアドレス選択用MOSFETの持つしきい値電圧に 関係なく、メモリセルと相補データ線との間の信号電荷 の授受がレベル損失なく行われる。

【0067】上記マット選択信号MSiL/Rは、相補データ線プリチャージ信号PCBを形成する。すなわち、上記マット選択信号MSiL/Rにより選択されるメモリマットが確定するから、その選択マットの相補データ線にのみにプリチャージ動作が解除(終了)される。

【0068】上記アドレス信号A8により指定されるメモリマットのうちの左領域SL又は右領域SRを指定する選択信号SL/SRが形成される。この信号SL/SRとマット選択信号MSiL/Rからセンスアンプに結合されるべき領域SL又はSRを選ぶスイッチMOSFETを制御する選択信号SHRが形成される。ここで、この選択信号SHRは、前記のような昇圧された電圧VCHが用いられる。これにより、センスアンプと選択された相補データ線との間ではレベル損失なく信号の授受が行われる。

【0069】センスアンプは、RASB信号から作られたパワースイッチMOSFETの制御信号PN1とPP1と、上記ワード線の選択信号及びマット選択信号MSiL/Rの各条件の成立により活性化される。このとき、センスアンプは、前記のように内部で降圧された電圧VDLにより活性化される。このとき、図示しないが、センスアンプの動作件うピーク電流の低減のために2段階増幅動作が行われる。すなわち、第1段階では比較的小さな電流を流すスイッチMOSFETをオン状態にして、センスアンプを活性化させ、その増幅出力が比較的大きくなった第2段階では比較的大きな電流を流すスイッチMOSFETをオン状態にして高速増幅動作を行わせる。

【0070】信号RGは、YスイッチMOSFETをオン状態にするタイミングを決める信号である。すなわち、相補データ線に十分な信号量が得られた後に信号RGを発生させ、後述するカラム系の選択動作のタイミングを制御する。信号RN、RFは、ノーマルリードモードと、リフレッシュモードの判定信号である。信号RASBがハイレベルからロウレベルに変化する前に、信号CASBがハイレベルからロウレベルに変化すると、信号RFが形成されリフレッシュモード(CASビフォワーRASリフレッシュ)とされる。この場合には、この後に行われるカラム系のアドレス選択動作が信号CEによって省略される。

【0071】信号RASBがロウレベルのときに、信号 CASBがハイレベルからロウレベルに変化するとノーマルモード信号RNが形成される。これに応じてリード /ライトの制御を行う信号CEが発生される。Yアドレスバッファに取り込まれたアドレス信号BYiは、Y系の冗長回路とプリデコーダ回路に供給されてプリデコード信号AYNLが形成される。信号AC1Bは、メインアンプやYデコーダ系の動作を制御する信号であり、信号CEの立ち下がり時と信号CEがハイレベルのときにはアドレス信号が変化するとそれに応じて発生する。【0072】冗長回路において救済アドレスがないとき

信号YiBを発生し、救済アドレスのときYRiBが発生する。YデコーダY-DECは、欠陥救済がなければ、プリデコード信号AYNLを解読してY(カラム) 選択信号を形成し、欠陥救済が存在するならば上記プリデコード信号AYNLに対応したアドレス選択を無効にして救済用のY(カラム)選択信号を形成する。

【0073】信号WEBからライト信号W2が形成される。信号CASBから信号C2を形成する。この信号C2は、RAS/CAS論理、リード/ライト判別及び各セットアップ、ホールド特性の制御に用いられる。信号W3Bは、リード・モディファイ・ライト動作、及びアーリィ・ライトを動作を行うための1ショットパルスであり、これに基づいて内部のライトパルスが発生され

50 る。

【0074】信号WYPは、データ入力バッファから入出力線 I / Oまでの制御に用いられ、信号WYPBは入出力線 I / Oから相補データ線の制御を受け持つ。信号 D L は書き込み信号 D i nをデータ入力バッファに取り込むときのデータセットアップ/ホールド時間を決める。データ入力バッファに取り込まれた書き込みデータ D O i は、信号WYPにより入出力線 I / Oに伝えられる。この入出力線 I / Oの書き込み信号は、Yデコーダ回路 Y - D E C により選択された相補ビット線(相補データ線)に伝えられ、この相補ビット線に結合され、ワード 10線が選択状態にされている 1 つのメモリセルに書き込まれる。

【0075】信号YPはYデコーダ系の動作制御信号であり、信号RYPはメインアンプの動作制御信号である。上記信号YPはYデコーダY-DECを制御するものであるため、上記のようなライト動作のときもに発生する。信号RYPによりメインアンプの活性化信号MAとRMAが形成され、メインアンプの活性化が行われる。信号DSは、メイアンプのデータの出力タイミングを制御する。

【0076】信号RASB、CASB及びWEBの相互の入力タイミング関係からテストモードの信号RN、RFと、信号WN、WFと、信号CR、LFとがそれぞれ形成される。信号RN、RFと信号WN、WFとは、CBR(CASピフォワーRASリフレッシュ)、WCBR(WE、CASピオワーRAS)の制御を行う。信号CR、LFはテスト系回路の制御、例えば上記WCBR時のアドレス信号Aiのセット/リセットを行う。テスト系回路に取り込まれたアドレス信号AFiは、テストモードを決めるFMiBに変換されて、各種テスト信号30を発生させる。

【0077】電源回路として、外部端子から供給される約5Vのような電圧VCCEから周辺回路用の約3.3 Vのような降圧電圧VCCが形成され、この降圧電圧VCCからワード線の選択レベルを決める約5.2Vのようなブートストラップ電圧VCHが形成される。また、この電圧VCCを用いて、約-2Vのような基板バックバイアス電圧VBBが形成される。また、上記のような外部から供給される電圧VCCEからメモリアレイ(センスアンプ)用の約3.3Vのような降圧電圧VDLと、特にスタンバイ時に供給される降圧電圧VSTがそれぞれ独立に形成される。

れた各回路に対応して、アドレス入力用のボンディングパッド及び制御信号RASBやアドレスバッファ及び冗長回路が集中して配置される。これにより、アドレス信号を伝達する配線長を短くできるから高速化が可能になる。

【0079】例えば、従来のDRAMのように長方形からなるチップの両短辺にボンディングバッドを配置し、それに応じてアドレス端子や制御端子を振り分けるというレイアウト方式では、チップの大きさに応じて信号の10 伝達距離が長くなってしまう。すなわち、ボンディングバッドからアドレスバッファの入力端子までの距離が長いものと短いものが混在する。また、アドレスバッファからアドレスデコーグまでの距離もアドレスバッファの位置に従い、長いものと短いものとが存在することとなる。このようなレイアウト方式では、信号線の引き回しによる最も信号経路の長いものに動作速度が律束されてしまうことと、タイミングマージンを取る必要から、約16Mビットのような大記憶容量化を図ったものでは、そのチップの大きさに比例して動作速度が遅くなってしまうものである。

【0080】これに対して、この実施例のDRAMでは、上述のようにアドレス入力用のボンディングパッドや制御入力用のボンディングパッドをチップの中央部に集中的に配置し、それに対応してアドレスバッファやコントロール回路を近接して設ける構成を採るものである。この構成では、チップの中央部から約放射状に信号線が延びる構成となるから、信号伝播距離をチップの大きさの約1/2に短くすることができる。

【0081】配線抵抗は配線長に比例して大きくなり、 配線容量は配線長に比例して大きくなる。それ故、信号 伝播遅延時間は、原理的には信号伝播距離の自乗に比例 して遅くなる。したがって、上記のように実質的な信号 伝播距離をチップの大きさの1/2に減らせるというこ とは信号伝播遅延時間を1/4にも減らせることを意味 するものである。

【0082】この実施例では、マット選択信号MSiL/Rにより選択される単位のメモリマットのみを活性化する構成を取る。そして、マット選択信号MSiL/Rに基づき各メモリマット毎にそのマットのアドレス選択動作に必要な信号SHR、PCB、センスアンプ活性化信号を発生させる。この構成では、上記のような中央に配置されたマット選択回路から比較的近い距離に配置されるメモリマットと、違い距離を持って配置されるメモリマットとの間で、上記のような信号SHR、PCB及びセンスアンプの活性化パルス等にタイミングマージンを取る必要がない。言い換えるならば、活性化されるメモリマットは、上記のようなマット選択信号MSiL/Rが供給された時点から動作を開始し、それ以降の単位マット内で最適化されたタイミング系によりアドレス選択のための各種信号が発生されるものである。

【0083】この構成では、チップの中央部に配置され るマット選択回路は、前記の実施例にあっては32マッ トに対して8通りのマット選択信号を供給するだけでよ いから信号負荷が軽減できるとともに信号線数を少なく できる。これにより、各マットに伝えられる選択信号の 遅延を少なくできる。そして、上記のように選択される メモリマットは、各マット毎に最適化されたタイミング で動作し、マット相互でのタイミングマージンを採る必 要がないから高速のメモリアクセスが可能になる。ま た、図4に示したメモリマットのアドレス割り付けのよ 10 うに、軸対称的な関係にある2つのメモリマット、例え ばMSOLとMS1L、MS2LとMS3Lが1つのサ ブブロックを構成する。このサブブロックを1つのメモ リアレイに対して4個設ける。この構成では、上記軸対 称的な2つのメモリマットのうち1つのメモリマットし か活性化されない。これにより、1つの制御回路を2つ のメモリマットに対して共通に用いることができる。

【0084】上記のような2つのメモリマットからなる サブブロックにおいて、縦中央エリアにより分離された メモリアレイ間で軸対称的な関係にあるもの、例えばM 20 SOL、MS1L、MS2L及びMS3Lを1つのメモ リブロックとして、1つの制御回路を設ける構成として \* もよい。この場合にも、上記のような4つのメモリマッ トMSOL、MS1L、MS2L及びMS3Lのうち、 活性化されるのは1つのメモリマットのみあるので、上 記同様に1つの制御回路を共通に用いることができる。 この場合には、メモリアレイ全体で8個のメモリブロッ クが構成されるものとなる。

【0085】制御回路としては、例えば上記のような相 補データ線のプリチャージ動作、センスアンプの活性 化、シェアードセンスアンプ制御、Xデコーダの活性 化、ワードドライバの活性化、Yデコーダの活性化、共 通入出力線 I / Oの選択及びメインアンプの選択と活性 化等の各種信号のうち少なくとも1つのを形成するもの であれば効果があり、全てを形成することによりいっそ うの効果を上げることが可能になる。

【0086】上記のように単位のマットの集合体として メモリアレイを構成する場合、マット選択回路の回路変 更、言い換えるならば、マット選択論理の変更のみによ り、動作するマット数を変更することが容易になる。こ 40 れにより、品種展開(ロウパワー化等)が容易にできる ものである。また、ワード線やデータ線を選択するため のXデコーダやYデコーダを単位のメモリマットに隣接 して設けるものとしてもよいし、複数の単位マットで共 通してもよい。この実施例では、各マット毎にXデコー グを設け、Yデコーダはメモリアレイ毎に設けることと し、8つのメモリマットに共用して効率の良いレイアウ トとしている。

【0087】図14には、この発明に係るダイナミック

ている。この実施例では、前記図1と同様にチップの縦 中央部と横中央部からなる形作られる十文字エリアによ り分割される4つメモリアレイにおいて、それぞれにY デコーダが設けられる。この構成では、Yデコーダは、 各メモリアレイの中央部に配置されるのでカラム選択線 を短くできる。これにより、Y系の選択動作を高速化す ることができるものである。このような構成に対応し て、Y系のプリデコード信号は、上記縦中央部に設けら れた配線チャンネルを通って各Yデコーダ回路に供給さ れる。なお、上記縦中央部に接した側に設けられせるの は前記同様なXデコーダである。

【0088】この構成においても、上記チップの中央部 にボンディングパッドや、それに対応したアドレスバッ ファ等の入力回路や、メモリマット又はサブブロックや メモリブロック選択回路を配置することによって、前記 同様な高速化が図られるものである。

【0089】図15には、この発明に係るダイナミック 型RAMの他の一実施例の基本的レイアウト図が示され ている。この実施例では、前記図1と同様にチップの縦 中央部と横中央部から形作られる十文字エリアにより分 割される4つのメモリアレイにおいて、それぞれのメモ リアレイの中央部にXデコーダが設けられる。この構成 では、単位のメモリマットにおるけワード線の長さが半 分に短くされるからワード線の負荷が軽くなり、ワード 線の選択動作の高速化が可能になる。このような構成に 対応して、X系のプリデコード信号は、Xデコーダ部に 設けられた配線チャンネルを通って各メモリマットに対 応したXデコーダ回路に供給される。

【0090】上記チップにおける横中央部に接した側に 設けられるのは前記同様なYデコーダである。この構成 においても、上記チップの中央部にボンディングパッド 「や、それに対応したアドレスバッファ等の入力回路や、 メモリマット又はサブブロックやメモリブロック選択回 路を配置することによって、前記同様な高速化が図られ るものである。

【0091】図16には、この発明に係るダイナミック 型RAMの更に他の一実施例の基本的レイアウト図が示 されている。この実施例では、前記図1と同様にチップ の縦中央部と横中央部からなる形作られる十文字エリア により分割される4つメモリアレイにおいて、それぞれ のメモリアレイを4分割するように縦、横方向にXとY デコーダが設けられる。この構成では、ワード線長やカ ラム選択線の長さが半分にできるから、それに対応して 負荷が軽くなるためワード線選択やカラム選択動作を高 速に行うことができる。

【0092】この構成において、各メモリアレイのう ち、上記XとYデコーダにより分割される4つのメモリ エリアのうち、1つのメモリエリアが選ばれるように し、その中央部に、上記のような相補データ線のプリチ 型RAMの他の一実施例の基本的レイアウト図が示され 50 ャージ動作、センスアンプの活性化、シェアードセンス の活 選択 at a

アンプ制御、Xデコーダの活性化、ワードドライバの活性化、Yデコーダの活性化、共通入出力線 I/Oの選択及びメインアンプの選択と活性化等の各種信号形成する制御回路を設けることができる。

【0093】この構成においても、上記チップの中央部にボンディングパッドや、それに対応したアドレスバッファ等の入力回路や、メモリマット又はサブブロックやメモリブロック選択回路を配置することによって、前記同様な高速化が図られるものである。なお、上記14図ないし図16において、XとYのデコーダを入れ換えて10構成するものであってもよい。

【0094】上記のような基本的レイアウトの変形例のいずれかを採用する場合でも、チップの縦と横中央部からなる十文字領域によりメモリアレイを4分割し、そこに周辺回路やボンディングバッドを構成するものである。特に、アドレス用パッドやアドレスバッファやそれを受けるプリデコーダや、プリデコード信号を各デコーダに供給する最終段ドライバを中央に配置する構成では、メモリアクセスのための信号の伝播経路が、放射状に上下左右の4隅に向かってそれぞれ最短距離で、かつは、等距離を持って延びるものである。これにより、前記したような動作の高速化が可能になるものである。

【0095】内部電源としても、メモリアレイ(センスアンプ)の動作電圧VDLや周辺回路の動作電圧VCCを形成する降圧電圧発生回路も、上記チップのほゞ中央部に配置するものである。この構成では、前記図7の実施例に示したように電源供給用の配線長も短くできる。これにより、電源インピーダンスを低く抑えることができるから、回路の高速化と低ノイズ化を図ることができるものとなる。

【0096】図17には、メモリマットの他の一実施例 の基本的構成と、それを組み合わせて構成されてなるメ モリブロックの他の一実施例のレイアウト図が示されて いる。図17(A)には、メモリマットの基本的構成図 が示されている。同図において、Sはセンスアンプ、M はメモリセルアレイ、Wはワード線駆動回路(含むXデ コーダ)、Cは制御回路である。同図(A)の例では、 センスアンプSがメモリセルアレイMの左横側に設けら れる。それ故、この実施例のメモリマットは、前記実施 例のようなシェアードセンスアンプ方式を採らない。 【0097】同図(B)は、上記メモリマットのセンス アンプSが中心になるようにしてメモリセルアレイMを 左右対称に配置してサブブロックを構成するものであ る。この場合、センスアンプSは左右のメモリセルアレ イMに対して選択的に用いられるというシェアードセン スアンプ方式としもよいし、それぞれのメモリセルアレ イMに対応して2つのセンスアンプSが隣接して配置さ れるものとしてもよい。このようなサブブロックが複数 個を組み合わせて前記のようなメモリアレイを構成する 26 イを選択的に行うようにすると、制御回路Cを共通化が できる。

【0098】同図(C)は、上記(B)のサブブロックに対して制御回路Cの部分が中心になるようにして上下対称にワード線駆動回路WとメモリセルアイレM及びセンスアンプSが配置されるよう同図(A)のメモリマットを組み合わせて1つのメモリブロックを構成するものである。

【0099】この場合、上下対称にされる一対のサブブロックのそれぞれは、2つのメモリアレイにそれぞれ構成されるものとしてもよい。4つに分割された形となるメモリセルアレイM(単位のメモリマット)のうち、1つが選ばれるようにアドレス割り付けを行うことによって、センスアンプSはスイッチMOSFETを介して左右のメモリセルアレイに選択的に結合されるというシェアードセンスアンプ方式として共通化し、ワード線駆動回路Wも上下のメモリセルアレイに対して共通化してもよい。この構成では、制御回路は4つのメモリマットからなるメモリマットに対して共通化できる。ただし、この場合、Y系のデコーダ回路がマット又はブロック内に存在しないから、Y系の信号回路は除かれる。

【0100】図18には、メモリマットの他の一実施例の基本的構成と、それを組み合わせて構成されてなるメモリブロックの他の一実施例のレイアウト図が示されている。図18(A)には、メモリマットの他の一実施例の基本的構成図が示されている。同図の例では、センスアンプSに隣接して制御回路Cが設けられる。また、メモリセルアレイMの上下両側にワード線駆動回路Wが設けられる。このワード線駆動回路Wは、ワード線の高速選択動作のために1本のワード線を両端から選択/非選択にするようにする。この構成に代え、メモリセルアレイMのワード線を中点で上下に2分割し、分割されたそれぞれのワード線を上記2つのワード線駆動回路Wが選択するようにしてもよい。

【0101】この場合には、ワード線の長さが短くされることによって、ワード線の高速選択動作が可能になる。また、ワード線を1本おきに上下2つのワード線駆動回路により選択するようにしてもよい。この構成では、上下に分けられるワード線駆動回路に対して、選択40、されるワード線のピッチを2倍に広くできる。すなわち、比較的大きな占有面積を必要とするワード線駆動回路を上下に分割することにより、より小さなピッチにより配置されるワード線を駆動することができる。この実施例のメモリマットは、前記同様にシェアードセンスアンプ方式を採らない。

スアンプ方式としもよいし、それぞれのメモリセルアレ 【 0102】同図(B)は、上記メモリマットの制御回 イMに対応して2つのセンスアンプSが隣接して配置さ 路Cを中心にしてメモリセルアレイM及びそれに設けられるものとしてもよい。このようなサブブロックが複数 れるセンスアンプSを左右対称に振り分けて配置してサ ブブロックを構成するものである。この場合、制御回路ものである。この構成において、左右のメモリセルアレ 50 Cが共通化されるものである。制御回路Cを上下に振り

分けて配置し、センスアンプSも共通化して両メモリセルアレイに対して選択的に用いられるというシェアードセンスアンプ方式としもよい。

【0103】同図(C)は、上記サブブロックのワード 線駆動回路Wの部分を中心にして上下対称にメモリセル アレイM、センスアンプ及び制御回路Cを配置すること より1つのメモリブロックを構成するものである。この 場合、4つに分割された形となるメモリセルアレイM (単位のメモリマット)のうち、サブブロックを構成す るものが2つのメモリアレイにそれぞれ構成されるよう にしてもよい。上記メモリブロックのうち1つのメモリ セルアレイMが選ばれるようにアドレス割り付けを行う ことによって、制御回路は4つのメモリマットからなる メモリブロックに対して共通化できる。ただし、この場 合、Y系のデコーダ回路がマット又はブロック内に存在 しないからY系の信号回路は除かれる。

【0104】図19には、メモリマットの他の一実施例 の基本的構成と、それを組み合わせて構成されてなるメ モリブロックの他の一実施例のレイアウト図が示されて いる。図19(A)には、メモリマットの他の一実施例 20 の基本的構成図が示されている。同図の例では、メモリ セルアレイMの左右にセンスアンプSが設けられる。そ れ故、メモリセルアレイMの相補データ線(ビット線) は中央で分割される。これにより、センスアンプの入力 に結合される相補データ線のメモリセルの数を半分に減し らせるから、その寄生容量が低減してその負荷が軽くな るとともにメモリセルからの読み出し信号量を大きくで きるためセンスアンプSの高速化が図られる。この構成 に代え、相補データ線の両端にセンスアンプSを接続し て、相補データ線の両端から読み出し信号の増幅を行う ようにしてもよい。この構成では、センスアンプの電流 が分散されので高速動作化と低ノイズ化が可能になる。 【0105】上記相補データ線の一対おきにセンスアン プを左右に振り分けて配置してもよい。この場合には、 センスアンプのピッチの緩和を図ることができる。言い 換えるならば、センスアンプを上記のように振り分ける とこによって、1つのセンスアンプを2対の相補データ 線に対応したエリアに形成できるから、相補データ線の ピッチをいっそう高密度にすることができる。メモリセ ルアレイMの下側にワード線駆動回路Wが設けられそれ 40 を囲むように制御回路Cが配置される。

【0106】同図(B)は、上記メモリマットの一方のセンスアンプSを中心にするようにして2つのメモリマットを左右対称に配置してサブブロックを構成するものである。この場合、制御回路Cが共通化されるものである。左右のメモリセルアレイのワード線が択一的にしか選択されない場合、中央のセンスアンプSを共通化して両メモリセルアレイに対して選択的に用いられるという変形シェアードセンスアンプ方式を採るものとしてもよい。この場合、中央に設けられるセンスアンプを補助的50

2.8

な増幅作用に用いる構成とした場合には、1つのメモリ セルアレイの相補データ線の一端にセンスアンプの入出 力が直結され、他端にはスイッチMOSFETを介して センスアンプの入出力が結合されても何等問題ない。

【0107】同図(C)は、上記サブブロックの制御回路Cの部分を中心にして上下対称に配置して、4つのメモリマットからなるメモリブロックを構成するものである。この場合、4つに分割された形となるメモリセルアレイM(単位のメモリマット)のうち、サブブロックを構成するものが2つのメモリアレイにそれぞれ構成されるようにしてもよい。上記メモリブロックのうち1つのメモリセルアレイMが選ばれるようにアドレス割り付けを行うことによって、制御回路は4つのメモリマットからなるメモリブロックに対して共通化できる。ただし、この場合、Y系のデコーグ回路がマット又はブロック内に存在しないからY系の信号回路は除かれる。

【0108】図20には、メモリマットの他の一実施例の基本的構成と、それを組み合わせて構成されてなるメモリブロックの他の一実施例のレイアウト図が示されている。図20(A)には、メモリマットの他の一実施例の基本的構成図が示されている。同図の例では、メモリセルアレイMの左右にセンスアンプSが設けられ、メモリセルアレイMの上下にワード線駆動回路Wが設けられる。それ故、メモリセルアレイMの相補データ線(ビット線)は中央で分割される。

【0109】これにより、センスアンプの入力に結合される相補データ線のメモリセルの数を半分に減らせるから、その寄生容量が低減してその負荷が軽くなるとともにメモリセルからの読み出し信号量を大きくできるためセンスアンプSの高速化が図られる。この構成に代え、相補データ線の両端にセンスアンプSを接続して、相補データ線の両端から読み出し信号の増幅を行うようにしてもよい。この構成では、センスアンプの電流が分散されので高速動作化と低ノイズ化が可能になる。また、前記同様に高集積化のために相補データ線の両端に交互にセンスアンプを配置する構成としてもよい。

【0110】ワード線駆動回路Wは、ワード線の高速選択動作のために1本のワード線を両端から選択/非選択にするようにする。この構成に代え、メモリセルアレイ、Mのワード線を中点で上下に2分割し、分割されたそれぞれのワード線を上記2つのワード線駆動回路Wが選択するようにしてもよい。この場合には、ワード線の長さが短くされることによって、ワード線の高速選択動作が可能になる。また、前記同様にワード線の両端に交互にワード線駆動回路を配置し、ワード線の高密度配置を行うようにするものであってもよい。

【0111】メモリセルアレイMの下側のワード線駆動回路Wと左側のセンスアンプを囲むように制御回路Cが配置される。同図(B)は、上記メモリマットの左側の制御回路Cを中心にするようにして2つのメモリマット

3.0

を左右対称に配置してサブブロックを構成するものであ る。この場合、制御回路Cが共通化されるものである。 左右のメモリセルアレイのワード線が択一的にしか選択 されない場合、中央のセンスアンプSを共通化して両メ モリセルアレイに対して選択的に用いられるという変形 シェアードセンスアンプ方式を採るものとしてもよい。 【0112】この場合、中央に設けられるセンスアンプ を補助的な増幅作用に用いる構成とした場合には、1つ のメモリセルアレイの相補データ線の一端にセンスアン プの入出力が直結され、他端にはスイッチMOSFET 10 を介してセンスアンプの入出力が結合されても何等問題 ない。

【0113】同図(C)は、上記サブブロックの下側の 制御回路Cの部分を中心にして上下対称に配置して、4 つのメモリマットからなるメモリブロックを構成するも のである。この場合、4つに分割された形となるメモリ セルアレイM (単位のメモリマット) のうち、サブブロ ックを構成するものが2つのメモリアレイにそれぞれ構 成されるようにしてもよい。上記メモリブロックのうち 1つのメモリセルアレイMが選ばれるようにアドレス割 20 り付けを行うことによって、制御回路は4つのメモリマ ットからなるメモリブロックに対して共通化できる。た だし、この場合、Y系のデコーダ回路がマット又はブロ ック内に存在しないからY系の信号回路は除かれる。

【0114】図21には、サブブロックの他の一実施例 の基本的構成と、それを組み合わせて構成されてなるメ モリブロックの他の一実施例のレイアウト図が示されて いる。図21(A)には、センスアンプSを中心にして 左右に配置されたメモリセルアレイMと、各メモリセル アレイMの下側に配置されたワード線駆動回路W、及び 30 その下側に配置される制御回路Cからなる前記図17

(B) に示すようなサブブロックを左右対称的又は並列 的に配置し、右側に上記複数のメモリセルアレイMに対 して共通に用いられるYデコーダを設けるものである。 【0115】同図(B)は、図18(C)示したメモリ プロックに、共通化されたXデコーダを設けるものであ る。この実施例では、Wは単にワード線駆動回路であり デコード機能を持たない。この実施例において、4つの メモリセルアレイMのちち、1つしかワード線を選択し ない場合には、2つのメモリセルアレイでワード線駆動 40 回路を共通化するものであってもよい。

【0116】前記図17ないし図21のようなメモリマ ット、サブブロック及びメモリブロックの構成を採る場 合でも、適当なマット選択信号により単位のメモリマッ トのみを活性化する構成を取ることができる。このよう にマット選択信号に基づき各メモリマット毎にそのマッ トのアドレス選択動作に必要な信号SHR、PC、セン スアンプ活性化信号を発生させる。この構成においては 前記同様に中央に配置されたマット選択回路から比較的 近い距離に配置されるメモリマットと、遠い距離を持っ 50 レームの端子は、金ワイヤ25によってチップ23のホ

て配置されるメモリマットとの間で、上記のような信号 SHR、PC及びセンスアンプの活性化信号等にタイミ ングマージンを取る必要がない。

【0117】言い換えるならば、活性化されるメモリマ ットは、上記のようなマット選択信号が供給された時点 から動作を開始し、それ以降は単位マット内で最適化さ れたタイミング系により単位マット活性化のための各種 信号が発生される。したがって、チップの中央部に配置 されるマット選択回路は、上記のような複数のマットの 中のいずれかを活性化させる選択信号を供給するだけで よいから信号負荷が軽減でき、各マットに伝えられる信 号の数とその遅延を少なくできる。そして、前記同様に 選択されるメモリマットは、各マット毎に最適化された タイミングで動作し、マット相互でのタイミングマージ ンを取る必要がないから高速のメモリアクセスが可能に なるものである。

【0118】図22には、この発明に係るDRAMに用 いられるSOJ(スモール・アウトライン・Jベンドパ ッケージ)リードフレームの平面図が示されている。同 図において、二点鎖線で示したのが搭載されるDRAM チップである。上下左右からチップの中央を横方向に延 長するよう形成された一対からなるリードは、接地電位 用VSSと電源電圧電源電圧VCCEの供給用リードと して用いられる。このようにチップの中央を横切るよう にリードが配置されることに応じて、前記図3に示した 複数からなる電源用パッドVSS、VCCEと複数個所 でボンディングされる。

【0119】電源端子としては、上記のようにVCCE 及びVSS共に2端子からなり、リードフレームのよう な低抵抗値からなる配線材料により、チップに対して複 数個所に接地電位VSSや、電源電圧VCCEが与えら れるから、それらの電位が与えられる回路の電源インピ ーダンスを小さく抑えることができる。これにより、回 路の動作電流による電源線に発生するノイズを小さく抑 えることができる。信号の授受を行うリードは、同図に おいてチップの上下から中央に向かって接続端が延びる ようにされている。これにより、チップの中央部に集め られたアドレス信号端子や、制御端子への接続が効率良 く行われることになる。

【0120】図23(A)ないし(C)には、上記のよ うなリードフレームと半導体チップの接続例が示されて いる。同図(A)の例では、リードフレーム22とチッ . プ23の表面とは、フィルム24を介在させて接着剤A 26と接着剤B27によりそれぞれ接続する。そして、 リードフレームの端子は、金ワイヤ25によってチップ 23のホンディングパッドと接続される。

【0121】同図(B)の例では、リードフレーム22 は、接着剤C29によってチップ23の表面に形成され た絶縁体8に接続させるものである。そして、リードフ

できる。

ンディングパッドと接続される。

【0122】同図(C)の例では、リードフレーム22 は、モールド樹脂21によってボンディング用の接続を 行うリード表面を除く個所が覆われており、接着剤D3 0によりチップ23の表面に接続されるものである。そ して、上記リードフレームの端子は、金ワイヤ25によ ってチップ23のホンディングパッドと接続される。

【0123】このようなリードフレームを用いた場合に は、リードフレームを半導体チップの配線の一部とする ようにその表面に配置することができる。これにより、 前記図3のようにボンディングパッドをチップの中央部 に配置しても何等問題なく、リードへの接続が可能なる ものである。

【0124】図24 (A) には、上記のようなリードフ レームを用いたLOC (リード・オン・チップ) 構造の DRAMの外観図が示され、同図(B)は、その内部透 視図が示されている。同図において、31は、モールド 樹脂であり、32は外部端子(リードフレーム)、33 はチップである。チップ33は絶縁用のフィルム34を 介してリードの下側と前記のような接着剤を用いて結合 20 されている。内部において、各リードの先端は金ワイヤ 35によりチップ33のボンディングパッド38に接続 される。36はバスバーリードであり、前記のような電 圧VCCEやVSS供給リードに用いられる。37は吊 りリードであり、39はインディックスである。

【0125】図25(A)には、外部端子のピン配置図 が示されている。特に制限されないが、前記の16 Mビ ットのダイナミック型RAMは、28ピンのパッケージ に収められる。同図(B)には、そのピンが配列された 側から見た側面図が示され、同図(C)には、ピンが配 30 列されない側から見た断面図が示されている。

'【0126】図26には、この発明に係るダイナミック 型RAMにおけるZIP(ジグザグ・インライン・パッ ケージ)型を用いた場合の×1ビット構成のものと、× 4ビット構成のものとのピンの配置図が示されている。 同図において、NCは空きピンを示し、×4ビット構成 のDRAMで矢印を付した個所は、×1ビット構成のも のと同じ信号ピンであることを意味する。

【0127】図27には、この発明に係るダイナミック 1ビット構成のものと、×4ビット構成のものとのピン の配置図が示されている。同図において、NCは空きピ ンを示し、×4ビット構成のDRAMで矢印を付した個 所は、×1ビット構成のものと同じ信号ピンであること を意味する。

【0128】以上のようなLOC構造のリードフレーム を用いた場合、チップの縦方向を延長するようなバスバ ーリードを回路の接地電位VSSに用い、かつDRAM チップ側では、その動作単位に対応して接地電位供給用 のパッドを設けて複数個所から接地電位を供給する構成 50

を採る。この構成では、低インピーダンスのリードフレ

ームから各動作単位毎の回路に直接的に接地電位が与え゛ られるから、接地電位側のレベルマージンを大きく取る ことができる。

【0129】上記チップの縦方向を延長するようなもう 一方のバスバーリードを外部電圧VCCE用い、かつそ れを必要とする回路、例えばデータ出力バッファ、内部 降圧電圧発生回路VCC、VDL等に対応して電源パッ ドを設ける。これにより、電源インピーダンスを低くし 10 て内部動作による電源ノイズを低減できる。、特に、出力 信号を形成する出力バッファは、比較的大きな負荷を駆 動するよう大きな駆動電流を流すようにされる。それ 故、上記出力バッファに対して、それ専用の電源パッド VCCE及びVSSを設けるとともに、それに近接して

【0130】以下、この発明に係るダイナミック型RA Mを具体的回路図とその動作波形図を参照して詳細に説 明する。以下の具体的回路図において信号WKBのよう に最後にBの文字が付加されたものは、前記説明したよ うにロウレベルがアクティブレベルとされるバー信号で、 ある。

配置することより、ノイズの発生の低減と、発生したノ

イズが他の回路に悪影響を及ぼすことを防止することが

【0131】図28には、RAS系のコントロール回路 の一実施例の一部回路図が示されている。また、図70 には、RAS系の各信号の一実施例のタイミング図が示 されている。

【0132】 RASB (ロウアドレスストローブ) 信号 は、CMOSインバータ構成の入力回路に供給される。 この入力パッファ用のCMOSインバータ回路は、特に 制限されないが、しきい値電圧の絶対値が約0.5Vの ようなPチャンネルMOSFETとNチャンネルMOS FETとから構成される。そして、そのコンダクタンス 比を等しく設定することよって約1.6Vのようなロジ ックスレッショルド電圧を持つようにされる。この実施 例のDRAMにおける周辺回路用の電源電圧VCCは、 上記ロジックスレッショルド電圧1.6Vの約2倍であ る3.3Vに設定される。このことは、他の制御信号C ASB、WEB及びアドレス信号、及び書き込みデータ 型RAMにおけるSOJ型パッケージを用いた場合の $\times$  40、を受ける各入力バッファにおいても同様である。上記の ようなロジックスレッショルド電圧はTTLレベルの信 号に対応している。

> 【0133】この実施例のような大容量化を図ったDR AMでは素子の微細化が図られている。それ故、内部の インバータ回路を構成するMOSFETのように素子定 数のバラツキをきらう回路では、チャンネル長しg-し きい値電圧Vth特性の平坦な部分を使うようにする。 こ のため、チャンネル長しgが比較的長くなり、それに応 じてしきい値電圧Vthが比較的高くなり、上記のような 比較的低い電圧VCCで動作させる場合、動作速度が遅

くなってしまう。

【0134】そこで、上記のように高速化が要求される 入力バッファの初段インバータ回路を構成するMOSF ETは、特に制限されないが、そのチャンネル不純物濃 度を内部回路に用いられるインバータ回路を構成するM OSFET等より少なくする等して、上記のような低し きい値電圧を持つように設定するものである。このよう な低しきい値電圧のMOSFETは、他の制御信号やア ドレス信号の入力初段回路においても同様に用いられ る。

【0135】上記同様に動作速度やレベル低下の観点か ら低しきい値電圧を持つMOSFETは、この実施例の ようなCMOS構成のDRAMにおける出力バッファの 出力段MOSFET、メインアンプの初段MOSFE T、入出力線 I / OのプルアップMOSFET、相補デ 一夕線のショートMOSFET、チャージポンプ回路に 用いられるダイオード形態のMOSFETにも用いられ る。なお、上記のような低しきい値電圧を得る方法は、 上記のようなイオン打ち込み技術によりチャンネルの不 純物濃度を変えるようにするもの他種々の実施形態を採 20 ることができるものである。

【0136】信号RASBは、それがロウレベルにされ るとDRAMが動作状態になり、それがハイレベルにさ れるとDRAMが非動作状態にされる。上記入力バッフ ァとしてのインバータ回路を通したRAS信号は、信号 WKBをゲート制御信号とするナンド (NAND) ゲー ト回路を通してその入力と出力とが交差接続された2つ のナンドゲート回路からなるラッチ回路に取り込まれ

【0137】上記信号WKBは、基板バックバイアス電 30 圧VBBのレベルが浅いときハイレベルにされる。それ 故、インバータ回路の出力がロウレベルになり、ナンド ゲート回路の出力をハイレベルに固定するので、信号R ASBの受け付けを禁止する。すなわち、基板バックバ イアス電圧が十分でないときは、内部回路の動作が保証 できないためRAMアクセスを禁止するものである。ま た、ナンドゲート回路の出力は、その入力部に設けられ たPチャンネルMOSFETのゲートに正帰還される。 上記PチャンネルMOSFETと動作電圧VCCとの間 って抵抗素子として作用するPチャンネルMOSFET が直列に設けられる。これにより、信号RASBがいっ たん上記ゲート回路に取り込まれると、そのロジックス レッショルド電圧をロウレベル側にシフトさせることに より信号の反転をしにくくしている。

【0138】基板バックバイアス電圧VBBのレベルが 所望の深いレベルにあると、信号WKBはロウレベルに なる。これにより、ナンドゲート回路がゲートを開くの で、上記入力バッファを通したRASB信号がラッチ回 路に取り込まれる。信号REは、リライト保証信号であ 50 34

り、この信号のハイレベルによって内部RASB信号が 保持される。

【0139】上記ラッチ回路を通した信号R1は、Xア ドレスバッファ、マット選択、CASB、WEB、Din といった各入力バッファの制御に用いられる。すなわ ち、信号R1のハイレベルにより、各回路が活性化され る。R1Bは、その反転信号である。上記信号R1から 縦列形態にされたインバータ回路(以下、単にインバー 夕回路列という)により遅延信号R1D及びインバータ 10 回路とフリップフロップ回路とにより信号R 2が形成さ れる。信号R1とR1Dとにより後述するようなXアド レスバッファの制御、すなわち、Xアドレス信号のセッ トアップ/ホールドを決定する。

【0140】信号R2は、ワード線のセット/リセット を制御するために用いられる。また、書き込みレベルの 補償のため、ワード線のリセットタイミングを遅延させ ている。信号R2から、フリップフロップ回路、インバ ータ回路及びナンドゲート回路を用いて信号FUSが形 成される。この信号FUSは、後述するような冗長回路 の初期値を設定するために用いられる。この信号FUS は、信号R2から一定パルス幅を持つ1ショットパルス とされ、不良アドレスを記憶するヒューズに一定期間だ け電流を流すようにして、その切断の有無に従ってレベ ルをラッチ回路に保持させる。これにより、不良アドレ ス記憶回路のイニシャライズが行われる。このような1 ショットパルスを用いることにより、切断されないヒュ ーズに定常的な直流電流が流れないので低消費電力化が 図られる。

【O141】信号R2からインバータ回路列とフリップ フロップ回路を用いて信号R3が形成される。この信号 R3は、相補データ線系(センスアンプSA、プリチャ ´ージPC、シェアードセンスSHR等や、冗長デコーダ プリチャージRDPの制御に用いられる。ワード線のリ セット(R2)から遅延を十分にとり、相補データ線の リセットを行うため、リセットタイミングを遅延させて いる。上記信号R1とR3とナンドゲート回路とインバ ータ回路とから信号RDPが形成される。

【0142】図29には、RAS系のコントロール回路 の一実施例の他の一部回路図が示されている。信号WM には、ゲートに定常的に接地電位が与えられることによ 40 は、ワード線のセットタイミングをモニタして、相補デ ータ線(センスアンプ)の動作を制御するために用いら れる。それ故、信号WMは、XE、XREOBないしX RE3Bから形成される。XE、XRE0BないしXR E3Bは、後述するような冗長回路により形成されるも のであり、救済アドレスでないとき信号XREOBない しXRE3Bがハイレベルで、信号XEにより信号WM が形成され、救済アドレスのときには信号XEがロウレ ベルでXREOBないしXRE3Bのいずれか1つがロ ウレベルにされることにより信号WMが形成される。

【0143】上記信号WMと信号R3から信号P0が形

成される。信号PN1とPP1は、上記信号P0を遅延して形成されるものであり、センスアンプの第1段階の増幅タイミングを決める。また、上記信号PN1とPP1は、マルチプレクサ回路によりフリップフロップ回路で形成した比較的大きな遅延信号又は上記マルチプレクサと3つのインバータ回路列により形成された比較的小さな遅延時間を持つ信号PN2、PP2を形成するために用いられる。これらの信号PN2、PP2は、センスアンプの第2段階の増幅タイミングを決めるものである。上記マルチプレクサは、テスドモードのときに切り10換えられて、センスアンプのピーク電流を可変にするために用いられる。

【0144】図30には、RAS系のコントロール回路の一実施例の他の一部回路図が示されている。上記信号PN2は、フリップフロップ回路とインバータ回路列からなる遅延回路により遅延されて信号RGが形成される。この信号RGは、Y(カラム)スイッチをオン状態するタイミングを決めるものである。相補データ線にセンスアンプの増幅動作により十分な信号量が得られた時、Y(カラム)スイッチを開いて入出力線I/Oに信20号を出力するようにするものである。

【0145】信号RGは、フリップフロップ回路により 遅延され信号REが形成される。この信号RGは、リライト保証信号であり、RASBのタイムアウト時に用い られる。すなわち、ロウ系のアドレス選択動作によって メモリセルが選択されるダイナミック型メモリセルで は、その選択動作によって情報記憶キャパシタの情報電 荷はいったん破壊されかかるが、センスアンプの増幅出 力をそのまま受け取るというリライトによって情報保持 電荷の回復が行われる。したがって、上記のようなリラ 30 イトが行われる前にRASB信号がハイレベルにされて も、上記信号REのハイレベルにより上記リライト動作 の動作時間を確保するものである。

【0146】図31には、Xアドレスバッファを構成する単位回路の一実施例の回路図が示されている。外部端子から供給されるアドレス信号AIと、信号R1を受けるナンドゲート回路は、入力バッファを構成する。すなわち、ナンドゲート回路は、信号R1がハイレベルになるとゲートを開いて、外部端子AIから供給されるアドレス信号を内部に取り込む。このようなゲート機能を持40つ入力バッファにおいても、そのロジックスレッショルド電圧は、前記のように約1.6Vに設定されるものであり、その動作電圧VCCは前記のように約2倍の3.3Vに設定される。これにより、動作電圧VCCの中点にロジックスレッショルド電圧が設定されるから、動作電圧を効率よく使用でき入力レベルマージンを大きくできる。

【0147】信号XLBにより出力ハイインピーダンス 状態の制御が行われる3状態出力回路は、上記アドレス 信号AIを取り込む入力ゲート回路とされる。信号RL 50

Bにより制御される上記同様な3状態出力回路は、リフ レッシュアドレス信号ARIを取り込む入力ゲート回路 とされる。上記2つの入力ゲート回路を介して選択的に 取り込まれたアドレス信号は、CMOSインバータ回路 の入力に伝えられる。このCMOSの入力と出力との間 には、信号XRLBにより制御される同様な3状態出力 回路を帰還ループが設けられることによって、アドレス ラッチ回路が構成される。このアドレスラッチ回路の出 力からは、インバータ回路やナンドゲート回路を通し て、内部アドレス信号BXI、BXIBが形成される。 信号R1Dと信号C1から上記3状態出力回路を制御す る制御信号XRLB、XLB及びRLBが形成される。 【0148】ここで、1は0ないし11の数値を示す。 言い換えるならば、同図の回路は、アドレス信号AOな いしA11にそれぞれ対応した単位回路である。アドレ ス信号AOないしA11に対応した単位回路は、それぞ れの出力がX系の冗長回路に供給され、記憶された不良 アドレスとの照合アドレス信号として用いられる。ま た、アドレス信号A8ないしA11には、メモリマット・ の選択信号等を形成する以下のようなアドレスバッファ. 回路も設けられる。

【0149】図32には、アドレス信号A9とA10に対応したアドレスバッファ回路の一実施例の回路図が示されている。外部端子から供給されるアドレス信号を受けるアドレス入力回路、リフレッシュアドレス信号の入力回路及びそれぞれに共通に設けられるラッチ回路は、前記図31と同様であるのでその説明を省略する。上記ラッチ回路に取り込まれたアドレス信号から、インバータ回路やナンドゲート回路によりマット選択信号MS0BないしMS3Bが形成される。また、ロウ系の信号R3、RD1及びC1から上記ラッチ回路を構成する入力ゲートの制御信号XRLB、XLB及びRLBが形成される。

【0150】図33には、アドレス信号A11に対応し たアドレスバッファ回路の一実施例の回路図が示されて いる。外部端子から供給されるアドレス信号を受けるア ドレス入力回路、リフレッシュアドレス信号の入力回路 及びそれぞれに共通に設けられるラッチ回路は、前記図 31と同様であるのでその説明を省略する。 上記ラッチ 回路に取り込まれたアドレス信号から、インバータ回路 やナンドゲート回路により信号BX11LB、BX11 RBが形成される。これらの信号BX11LB、BX1 1RBは動作するマットの左右選択を行う。これらの信 号BX11LBとBX11RBとは、NチャンネルMO SFETとPチャンネルMOSFETとからなるCMO S伝送ゲート回路を介して出力される。上記CMOS伝 送ゲート回路は、信号RCによりスイッチ制御される。 上記伝送ゲート回路の出力側には、上記信号RCを受け るリセットMOSFETが設けられる。

50 【0151】上記信号BX11LB、BX11RBと信

号MSIBから、マット選択信号MSLIL、MSIR が形成される。ここで、1は図示のように0ないし3を 示すから、前記のような8通りのマット選択信号が形成 される。また、ロウ系の信号R3、RD1及びC1から 上記ラッチ回路を構成する入力ゲートの制御信号XRL B、XLB及びRLBが形成される。

【0152】ノーマルモードのとき信号RCは、ロウレ ベルにされる。それ故、上記伝送ゲート回路を介してア ドレス信号A11やAR11に対応した左右マットの選 択信号BX11LB、BX11RBが形成される。これ 10 に対して、テストモードのとき、信号RCはハイレベル にされる。それ故、上記伝送ゲート回路がオフ状態にな り、リセットMOSFETにより信号BX11LB、B X11RBは共にロウレベルになる。このことは、左右 のマットMSILとMSIRが同時に選択状態になるこ とを意味する。これにより、テストモードのときのリフ レッシュサイクルが、信号RCがロウレベルにされるノ ーマルモードのときの4096サイクルに対して半分の 2084サイクルとなるものである。このように、この 実施例では、リフレッシュサイクルの切り換えが可能に・20 されるものである。

【0153】図34には、アドレス信号A8に対応した アドレスバッファ回路の一実施例の回路図が示されてい る。外部端子から供給されるアドレス信号を受けるアド レス入力回路、リフレッシュアドレス信号の入力回路及 びそれぞれに共通に設けられるラッチ回路は、前記図3 1と同様であるのでその説明を省略する。上記ラッチ回 路に取り込まれたアドレス信号から、インバータ回路や ナンドゲート回路により信号SLB、SRBが形成され る。これらの信号SLB、SRBは選択されたマット内 30 の左右の選択信号SLとSRを生成するためのものであ る。また、上記同様のロウ系の信号R3、RD1及びC 1から上記ラッチ回路を構成する入力ゲートの制御信号 XRLB、XLB及びRLBが形成される。

【0154】上記のアドレス信号A0ないしA11は、 上述のようにプリデコーダや冗長回路におけるアドレス 比較回路等のように多数のMOSFETのゲートに伝え られる。これにより、アドレスバッファは、大きな容量 性負荷を駆動することになるため、内部アドレス信号の 信号変化が比較的遅くされることになる。そこで、上記 40 のようにアドレス信号A8ないしA11用にマット選択 用のアドレスバッファ回路を設けることによって、ワー ド線選択に先立って行う必要があるマット選択を高速に 行え、アクセスタイム高速化を達成できるものである。 【0155】図35には、ロウ系のプリデコーダの一部 の実施例の回路図が示されている。信号AXNLDとA XNLUは、Xデコーダを制御するためのものであり、 アドレス信号BX10とBX10Bとにより上下のマッ ツトの選択を行うためのものである。

デコーダの制御〔センスアンプ、Y(カラム)選択線不 良の救済に対応するもの〕を行う。 ここで、 Iは8ない し11を示すものである。上記信号AXIHとAXIH Bは、一対のナンドゲート回路からなるラッチ回路を信 号BXIBとBXIによりセット/リッセットさせるこ とにより形成される。AX10Hは、またYデコーダの 上下マットの制御、信号AYNLと信号Y I Bを制御す る。信号AXIHは、Yデコーダ制御のためのRASB の1サイクル期間をラッチする。

【0157】図36には、X系の冗長回路の一実施例の 回路図が示されている。図72には、それに対応した動 作タイミング図が示されている。この実施例における冗 長回路の基本的な考え方は、以下の通りである。各メモ リマットにおるけ左右のメモリエリアにはそれぞれ4つ の冗長ワード線が設けられる。従来のDRAMの1つの 欠陥救済法では、各冗長ワード線に一対一に対応して冗 長デコーダを設ける。これでは、この実施例のように多… 数のメモリマットからなるよう大記憶容量を持つもので は、冗長デコーダの数が膨大になってしまう。

【0158】従来のDRAMの他の欠陥救済法ではヒュ ーズとしては、冗長デコーダのイネーブルとアドレス信 号X0~X7に対応して設ける。このままでは、アドレ ス信号X8~X11により指定可能な24 = 16個のブ ロックでは同時に冗長ワード線が選択されてしまうた め、冗長ワード線の効率が低下するとともに、冗長ワー ド線に欠陥が存在する確率が上がるため欠陥救済効率が 低下してしまう。

【0159】そこで、上記アドレス信号X8~X11に 対応してヒューズを追加し、上記16個のブロックのう ち、1個だけで冗長ワード線の選択を行うようにする。 すなわち、不良ワード線が存在するブロック (マット) のみで冗長ワード線への切り換えを行うようにする。こ の動作は、各ブロックに共通して設けられた信号XRO DB~XR3DB(BX10)ないしXR0UB~XR 3UB (BX10B) とマット選択信号 (MSiL/ R、SL/SR)とにより可能となる。

【0160】このように、Xアドレス方向をアドレスX \*\* 8~X11の4ビットで16分割すると、各ブロックに は4本の冗長ワード線があるため、冗長デコーダの数 は、最大で4×16=64個設置できる。これにより、 冗長デコーダの数は、最低4個から最大64個までの任 意の数(4の倍数が望ましい)に設定可能となる。ここ で、4~64個の中で救済効率が最大値(歩留まりが最 大)を採るように本実施例では12個が選ばれた。この ような欠陥救済法の救済効率は、従来方式の他の欠陥救 済法において冗長ワード線の数を12本設けた場合(冗 長デコーダの数も12個)とほゞ等しくできる。すなわ ち、冗長デコーダの数は同じで冗長ワード線の数を1/ 3に低減できるものである。

【0156】信号AXIHとAXIHBとは、Y系冗長 50 【0161】上記図36において、ヒューズFUSE

は、特に制限されないが、ポリシリコン層から形成さ れ、記憶すべき不良アドレス等に対応してレーザー光線 の照射により選択的な切断が行われる。上記ヒューズF USEは、1ショットパルスの信号FUSによりオン状 態にされるMOSFETを通してイニシャライズが行わ れ、ヒューズFUSEが切断されているとインバータ回 路の出力ハイレベルによりオン状態になるMOSFET によって接地電位に固定される。ヒューズFUSEが切 断されていないと、それによりインバータ回路の入力は

【0162】信号RDPにより、同図上側のヒューズF USEが切断されていないと、欠陥救済が行われないこ とを意味し、このとき信号XRDJBはロウレベルにな る。ここで、Jは0から11を示し、冗長デコーダの数 12個に対応する。欠陥救済があるとヒューズFUSE が切断されており、信号RDPにより信号XRDJBが ハイレベルになる。同図において上側のヒューズは、イ ネーブル用であり、下側のヒューズは不良アドレスの記 **憶用である。欠陥救済時にイネーブル用のヒューズを切** 断させる。

ハイレベルに固定される。

【0163】信号XRDJは、冗長デコーダJにプログ ラムされたアドレスと入力アドレスX0~X11が一致 したときハイレベルになる。同図において、信号XND OJ~XND2Jがソースに入力されるMOSFETは NチャンネルMOSFETである。信号XRDJBは、 プリチャージのときハイレベルになり、アクティブ時に 入力アドレス信号X0~X11のうち、冗長デコーダJ にプログラムされたアドレスと1ビットでも異なるもの があると、すなわち、欠陥救済アドレスが選択されなか ったときロウレベルになる。信号XRDBJは、上記全 30 ビット一致するとハイレベルのままになる。信号XRD Jは、プリチャージのときロウレベルとなり、救済アド レスが選択されない場合はロウレベルのままとなる。

【0164】非救済時においては、イネーブル用のヒュ ーズを切断しない。これにより、信号XRDJBはロウ レベルに固定され、信号XRDJはロウレベルに固定さ れる。信号A、B6及びB7は、冗長ワード線のテスト 用に用いられる。テストモードのとき信号STBをロウ ·レベルにする。これにより、J=0,3,6,9の冗長 デコーダを救済状態とし、X6とX7の組み合わせ (0,0)(1,0)(0,1)(1,1) (7)ヒューズを等価的に切断状態にし、それぞれXRO~X R3の4本の冗長ワード線に対応させ、冗長ワード線を 選択できるようにする。

【0165】このとき、1=8~11のアドレス比較回 路では、入力アドレスに無関係に一致状態とすることに より、上述のように16個のブロック全てで冗長ワード 線を選択するようにしている。このようにすることによ って、16プロックのうち1プロックでしか冗長ワード 線のテストができなくなるのを回避することができるも 50 オン状態とになるNチャンネルMOSFETにより接地

40

のとなる。この実施例では、冗長ワード線は必ずしもそ の全部が使われるこのがなく、むしろ全部が使われない ことの方が多い。このことに着目し、この実施例では、 上述のように冗長デコーダを複数のメモリマットに設け られた冗長ワード線の選択に対して共通に用いるもので

【0166】この実施例では、アドレス比較回路が2個 設けられる。この理由は、下記の通りである。従来の冗 長デコーダでは1個のアドレス比較回路により一致のみ 10 の判定を行い、一致したことを受けて通常のワード線の 選択パスを止めていた。この方式では、通常のワード線 選択パスの禁止のために1段論理とレーシング防止のた めにタイミングマージンが必要になる。そこで、この実 施例では、一致検出用と不一致検出用の2個のアドレス 比較回路を設ける。一致検出があると冗長ワード線の選 択を行い、不一致検出があると通常ワード線の選択を行 うようにする。これにより、1段論理を減らし、かつ、 従来のようなレーシングを起こすタイミング関係を無く し、ワード線の選択動作を高速化することができるもの となる。

【0167】図37と図38には、ワード線と冗長ワー ド線の選択を行うデコーダ回路の回路図が示されてい る。図37の回路において、信号XEはノーマル時での ワード線選択タイミング信号である。上記イネーブル用 ヒューズを切断状態にしたとき、不良ワード線以外をア クセスしたときは、信号XRD0B~XRD11Bの全 てがロウレベルになる。これに応じてJ=0~11のど の冗長デコーダもイネーブル用ヒューズFUSEを切断 していない、言い換えるならば、非救済のときには信号 BXOかBXOBがロウレベルになることより、信号X Eがハイレベルにされる。これと、信号BXO、BX1 によりプリデコード信号XKDB, XKUB (BX1 O, BX10Bで上下に分かれる)が作られる。信号W CKDB, WCKUBは、これに対応するワード線クリ ア (ワード線の遠端) 信号である。

【0168】図38の回路において、信号XRELB は、12個の冗長デコーダを3個づつ分けて作られる4 本の冗長ワード線の選択用の信号である。この信号と信 母BX10、BX10Bにより上下マットに対応して冗 40 長ワード線選択信号XRLDB, XRLUB及び冗長ワ ード線クリア信号WCRLDB, WCRLUBが作られ

【0169】図39には、センスアンプを活性化させる タイミング発生回路の一実施例の回路図示されている。 マット選択信号MSIと信号R3から第1段階の増幅動 作を行わせるタイミング信号PN1により形成される信 号を受けてオン状態になるNチャンネルMOSFETに より接地電位が与えられ、第2段階の増幅動作を行わせ るタイミング信号PN2により形成される信号を受けて

電位が与えられる。マット選択信号MSIと信号R3か ら第1段階の増幅動作を行わせるタイミング信号PP1 により形成される信号を受けてオン状態になるPチャン ネルMOSFETにより動作電圧VDLが与えられ、第 2段階の増幅動作を行わせるタイミング信号 PP2によ り形成される信号を受けてオン状態になるPチャンネル MOSFETにより動作電圧VDLが与えられる。

【0170】図示しないが、接地電位あるいは動作電圧 VDLを与えるNチャンネルMOSFET, Pチャンネ ルMOSFETのゲートを制御する回路の少なくとも最 10 終段のインバータの接地電位(Nチャンネル側)、動作 電圧(Pチャンネル側)は、上記センスアンプに与える 接地電位あるいは動作電圧VDLが与えられ、上記Nチ ャンネルMOSFETあるいはPチャンネルMOSFE Tをオフ状態とする場合、電源ノイズにより誤ってオン 状態にさせないよう電源線を共通化している。

【0171】第1段階でオン状態になるNチャンネルM OSFETとPチャンネルMOSFETとはそのコンダ クタンスが比較的小さくされることによって比較的小さ な電流を供給するようにされる。第2段階でオン状態に 20 なるNチャンネルMOSFETとPチャンネルMOSF ETは、比較的大きなコンダクタンスを持つようにされ ることによって比較的大きな電流を供給するようにされ る。上記マット選択信号MSI(IはOL/OR~3L /3R)により、32マットのうちの4つのメモリマッ トのセンスアンプが活性化される。

【0172】図40と図41には、メモリマットに設け られる制御回路の一実施例の回路図が示されている。図 40の回路は、マット選択信号MSIL/Rと、信号S L, SR及びロウ系のタイミング信号R1とR2から以 30 下の信号を形成する。ここでは、前述のような32マッ トの中の1個のマット内の閉じた信号として説明する。 それ故、信号MSIL/R以外はサフィックスIを省略 する。上記信号からは、Xデコーダプリチャージ信号X DPL/R、Xデコーダ引き抜き信号XDGLB/R B、相補データ線プリチャージ信号PCBを形成する。 【0173】ワード線駆動信号WPHL/Rや信号MS Hは、前記ブートストラップ電圧VCHを動作電圧とす るラッチ形態のノアゲート回路により信号のレベル変換 が行われる。これらレベル変換された高レベルの信号 は、上記ブートストラップ電圧VCHを動作電圧とする インバータ回路を介して出力される。それ故、この実施 例のメモリマットにおいて、選択されるワード線は、ロー ウレベルの非選択レベルからいっきに上記昇圧された選 択レベルに変化する。これによって、従来のようにワー ド線選択信号を用い、それを遅延させた信号との組み合 わせによりブートストラップ電圧を得る構成に比べてワ ード線の選択動作の高速化が可能になる。

【0174】図41の回路は、前記プリデコード信号や

引き抜き信号XDGLB/RBから選択されるワード線 WL、冗長ワード線RWLを形成するデコーダ及び駆動 回路である。

【0175】ワード線駆動回路は、その動作電圧が前記 のような昇圧電圧VCHを用いているので、前記のよう に選択ワード線をロウレベルの接地電位VSSから昇圧 電圧VCHまで直線的に立ち上げるものである。選択信 号MSHとSL及びSRにより形成されるシェアード線 駆動信号SHL/Rも上記同様な昇圧電圧VCHを動作 電圧とするものである。それ故、センスアンプと選択さ れる相補データ線との間では、スイッチMOSFETの しきい値電圧によるレベル損失なく信号の授受が可能に なるものである。

【0176】図42には、メモリセルアレイの一実施例 の回路図が示されている。メモリセルは、情報記憶用の キャパシタとアドレス選択用MOSFETとから構成さ れる。アドレス選択用MOSFETのドレインは、一対 の平行に配置される相補データ線の一方に接続される。 アドレス選択用MOSFETのゲートは、ワード線に接 続される。情報記憶用キャパシタの他端(プレート)に はプレート電圧が供給される。同図には、一対の相補デ ータ線と4本のワード線WL0ないしWL3及び冗長ワ ード線RWLOないしRWL3が例示的に示されてい

【0177】ワード線と一対の相補データ線との間のオ ーバーラップによるカップリングは、コモンモードで相 補データ線に現れるので後述する差動センスアンプによ り相殺できるものである。なお、相補データ線は、一定 の間隔で交差させられて入れ換えが行われるものであ る。このようにすることによって、相補データ線相互の カップリングの影響を除くことが可能になる。

【0178】上記ワード線の遠端側には、ワード線クリ ア用のスイッチMOSFETが設けられ、前記のクリア 信号WCL0~WCL3及びRWCL0~RWCL3が 供給される。シェアード線駆動信号SHLを受けるスイ ッチMOSFETを介して相補データ線は、センスアシ プの入出力ノードに結合される。センスアンプは、その 1つが代表として例示的に示されているように、Pチャ ンネルMOSFETとNチャンネルMOSFETからな るCMOSインバータ回路の入力と出力とを交差接続さ せて構成される。なお、この実施例においてセンスアン プは上記のような単位回路をいう場合と、このような単 位回路のソースが共通化されてなるメモリマット単位で みた場合とがあることに注意されたい。

【0179】上記センスアンプにおけるPチャンネルM OSFETのコモンソースPPには、前記のようなPチ ャンネルMOSFETからなるパワースイッチを介して 動作電圧VDLの供給が行われ、NチャンネルMOSF ETのコモンソースPNには前記のようなNチャンネル Xデコーダプリチャージ信号XDPL/R、Xデコーダ 50 MOSFETからなるパワースイッチを介して接地電位

VSSの供給が行われることによってセンスアンプの増 幅動作が開始される。

【0180】この実施例では、4対の相補データ線を単 位として4対からなる入出力線IOO、IOOBないし IO3, IO3Bに接続させるカラムスイッチMOSF ETが設けられる。それ故、上記4対のカラムスイッチ MOSFETのゲートには、共通にY(カラム)選択線 YSが接続される。これに対応して、冗長データ線も4 対から構成され、図示しないが4組設けられ選択信号Y SROないしYSR3が設けられる。

【0181】図43には、リフレッシュカウンタ回路の 一実施例の回路図が示されている。このCBRカウンタ 回路は、リフレッシュモードのとき、RASB信号に対 応した信号RFDBをクロックとしてその計数動作い、 リフレッシュアドレス信号ARJを形成する。信号CA Iは、キャリー入力信号であり、信号CAJはキャリー アウト信号である。このような単位回路を12個縦列接 続し、アドレス信号AOないしA11に対応したリフレ ッシュアドレス信号AROないしAR11を発生させ る。この実施例では、4096ビットスキャンのリフレ 20 ッシュ動作が行われる。

【0182】図44には、CAS系のコントロール回路 の一実施例の一部回路図が示されている。また、第75 図には、CAS系のアドレス選択動作の一実施例のタイ ミング図が示されている。CASB(カラムアドレスス トローブ)信号は、CMOSインバータ回路からなる入 力回路に供給される。この入力バッファ用のCMOSイ ンバータ回路は、前記同様に約1.6 Vのようなロジッ クスレッショルド電圧を持つようにされる。その動作電 圧VCCは、上記ロジックスレッショルド電圧1.6V 30 の約2倍である3.3Vに設定され、TTLレベルの信 ′号に対応している。 信号CASBは、 それがロウレベル にされるとY系の回路の動作が開始される。

【0183】上記入力バッファとしてのインバータ回路 を通したCASB信号は、前記RASB信号と同様な回 路が用いられる。だだし、RAS回路の信号WKBに相 当する信号は省略され、回路の電源電圧VCCが定常的 に供給される。信号CASBから信号C1、C2が形成 される。信号C1は、後述するようにニブルカウンタ、 信号DOE、W3B、W5Bや信号CEの制御に用いら 40 れ、信号C2Bは、信号WYPの制御に用いられ、信号 C2は信号W3B、YL及びDL等の制御に用いられ る。信号CEから信号AC1Bが形成され、それにより 信号YP及びRYPが形成される。

【0184】信号AC1Bは、メインアンプ、Yデコー ダ系の動作を制御する信号であり、信号CEにより発生 される。この信号AC1Bにより内部で1ショットパル ス(RYP、YP)を作りリードを行う。信号YPは、 Yデコーダ系の動作制御信号であり、ライト動作のとき にも発生する。信号RYPはメインアンプの動作制御信 50 は、前記X冗長回路と同様である。すなわち、ブロック

号である。

【0185】図45には、Yアドレスバッファを構成す る単位回路の一実施例の回路図が示されている。外部端 子から供給されるアドレス信号AIと、信号R1を受け るナンドゲート回路は、入力バッファを構成する。すな わち、ナンドゲート回路は、信号R1がハイレベルにな るとゲートを開いて、外部端子AIから供給されるアド レス信号を内部に取り込む。この信号R1は、スタンバ イ状態での電流を低減するためのものである。

44

- 10 【0186】すなわち、信号R1がロウレベルにされる スタンバイ状態では、アドレス端子A I の信号に入力回 路が応答しなくされる。このようなゲート機能を持つ入 力バッファにおいても、そのロジックスレッショルド電 圧は、前記のように約1.6 Vに設定されるものであ り、その動作電圧VCCは前記のように約2倍の3.3 Vに設定される。これにより、動作電圧VCCの中点に ロジックスレッショルド電圧が設定されるから、動作電 圧を効率よく使用でき入力レベルマージンを大きくでき
- 【0187】信号YLにより出力ハイインピーダンス状 態の制御が行われる3状態出力回路は、上記アドレス信 号AIを取り込む入力ゲート回路とされる。アドレス信 号の取り込み信号YLにより制御される上記同様な3状 態出力回路は、上記入力ゲート回路を通したアドレス信 号を受けるCMOSインバータ回路の入力と出力との間 の正帰還ループを構成してアドレスラッチ動作を行う。 このアドレスラッチ回路の出力からは、インバータ回路 を通して、内部アドレス信号BYI、BYIBが形成さ れる。上記内部アドレス信号BYI、BYIBと、信号 CEから信号ACIBが形成される。

【0188】信号YLを発生させる回路は、図54に示 されており、この信号YLの発生モードに応じてYアド レスバッファは4つの動作モードをもつ。第1のモード はノーマルモードであり、信号YLがCASB信号に対 応して変化し、スタティックカラム動作を可能にする。 第2のモードはニブルモードであり、このときには最初 のCASB信号により信号YLが形成されて取り込んだ アドレス信号を保持する。第3のモードはCBRモード であり、このときにはCASB信号をリセットして後に ロウレベルにすると信号YLが発生されてアドレス信号 の取り込みを行う。第4のモードは、WCBRであり、 信号R1と信号YLの間で有効とされるアドレス信号を テストモードを指定する信号として取り込むものであ 8.

【0189】図46ないし図49には、Y冗長回路及び プリデコード回路の一実施例の回路図が示されており、 データ線、カラム選択線(以下、単にYS線という場合 がある)やセンスアンプの不良救済を行うものである。 この実施例におけるY系の冗長回路の基本的な考え方

は、X8~X11により分けられる16ブロックからな る。このうち1ブロックの不良データ線が冗長データ線 により救済される。したがって、アドレス比較回路には アドレス信号AX8H, AX8HB~AX11, AX1 1 Bが入力されるものである。

【0190】入出力線 I/Oが4ペアあるのに対応して 1つのカラム選択線では4ペアの相補データ線が選択さ れる。このため、4ペアの相補データ線の単位で救済さ れる。それ故、アドレスYOとY1は縮退されるため、 アドレスY0とY1に対応したヒューズは設けられな い。また、×4ビット構成やニブルモードで縮退される アドレスY10, Y11に対応するヒューズも設けられ ない。したがって、1ブロック内で冗長YS線は4本同 時に出ることになる。実際のレイアウトでは、1ブロッ クはワード線方向に4分割(Y10, Y11)され、チ ップ内に長手方向に分散配置される。このことは、前記 図4に示したブロックのアドレス割り付けから明らかで あろう。

【0191】後述するような64ビット同時テストモー ドでは、更にアドレスY2とY3も縮退される。しか し、アドレスY2とY3に対応するヒューズも無くす と、1ブロック内で冗長YS線を16本同時に出すこと になる。すなわち、冗長データ線が16×4(I/Oの 数)=64ペア同時に救済される事になり、冗長データ 線を多数用意しなければならなくなるので効率が悪くな る。そこで、アドレスY2とY3に対しては、64ビッ ト同時テスト時に実際の相補データ線不良がある相補デ ータ線に対応するYS線のみ冗長YS線に切り換え、残 りは通常のYS線を選択(アドレスY2とY3縮退によ る4YS線のマルチ選択)を行う。これにより、YSマ 30 ルチ選択方式の64ビットテストモードを設けるにもか かわらず冗長データ線の数を 4 倍も用意する必要がなく なる。

【0192】YS線は、上記のように複数のブロックに またがっているため、もしYS線不良が発生すると同じ YS線に属する複数ブロックでデータ線不良となる。こ れを救済するために、ブロック毎に冗長デコーダを割り 付けると、冗長デコーダの数が多数になってしまい救済 効率が落ちる。これを防ぐために、ブロック分け用アド レスX8~X11には、それぞれヒューズを2個づつ設 40 けており、下側のヒューズFUSEを切断すると、対応 するXアドレスの比較を行わなくする。このようにし て、例えばX8、X9、X11の下側ヒューズFUSE を切断すれば、1本のYS線に属する8ブロックが縮退 され、1つの冗長デコーダで救済できるようになり効率 向上が図られる。同様に、センスアンプの不良に対して は、X8のみ下側ヒューズFUSEを切断すれば、セン スアンプの左右のデータ線が1つの冗長デコーダで救済 することができる。

46

に対応し、下側回路はアドレスY4ないしY9に対応し ている。第47図において、上側回路は、アドレスY 2. Y3に対応し、下側回路はアドレスX8~X11に 対応している。ヒューズFUSEは、1ショットパルス の信号FUSによりオン状態にされるMOSFETを通 してイニシャライズが行われ、ヒューズFUSEが切断 されているとインバータ回路の出力ハイレベルによりオ ン状態になるMOSFETによって接地電位に固定され る。ヒューズFUSEが切断されていないと、それによ 10 りインバータ回路の入力はハイレベルに固定される。

【0194】救済時において、冗長デコーダにプログラ ムされたアドレスと入力アドレスとが一致すると、信号 RDJがハイレベルになり、不一致であると信号RDJ がロウレベルになる。非救済時においては、信号RDJ はロウレベルに固定される。64ビット同時テスト時に おいて、信号YMBがロウレベルに、信号YFIJ、Y FIJBはアドレスY2とY3に対応するヒューズの状 態を出力する。アドレスY2とY3はアドレス比較され ない (縮退される)。 冗長データ線のテストのとき、ア 20. ドレスX8~X11は縮退される。アドレスY2とY3 の状態が(0,0)(1,0)(0,1)(1,1)に 対応して、J=0、3、6、9の冗長デコーダが救済状 態となり、4本の冗長YS線に対応している。このこと は、前記X冗長回路と同様な構成である。

【0195】図48において、信号RDO~RD2、R D3~RD5、RD6~RD8及びRD9~RD11の それぞれに対応して冗長YS線選択信号YRDOB~Y RD3Bが形成される。信号YRDは、それがハイレベ ルにされると冗長選択時に通常のYS線の選択を禁止す る。ただし、64ビット同時テスト時には、信号YMB のロウレベルにより、信号YRDはロウレベルに固定さ れ、通常のYS線も同時に選択される。

【0196】信号RAOJB~RA3JBは、アドレス Y2とY3に対応したヒューズFUSEの状態をモニタ する。ノーマルモードでは、信号YMBのハイレベルに よりハイレベルに固定される。64ビット同時テスト時 には、救済アドレスが選択された時信号RDJのハイレ ベルによりアドレスY2とY3のヒューズの状態をデコ ードして、どれか1つの出力がロウレベルにされる(不 良アドレスのY2, Y3のプリデコード信号に相当す る)。

【0197】信号RY20B~RY23Bは、J=0~ - 11の12組の冗長デコーダのうち、たまたまY2とY 3を除くアドレスが一致して、Y2とY3のみ異なるア ドレスが救済されていた時、信号RY20B~RY23 Bのうち2本以上をロウレベルにすることができるよう  $cJ = 0 \sim 1100R$  (オア) 論理を採るものである。 すなわち、例えばアドレスY2とY3で縮退される4本 のYS線のうち2本が救済されていた場合、その2本を 【0193】図46において、上側回路は、イネーブル 50 冗長YS線へ、残り2本は通常のYS線に振り分けるた めに用いられる。

【0198】上記冗長YS線のチェックのために、言い 換えるならば、テストモードにおいて冗長YS線を選択 して、そこに設けられたメモリセルへの書き込み/読み 出しテストを行うようにするため、アドレス信号X8な いしX11のどのアドレス指定に対しても冗長YS線 (YSR0~YSR3)が選ばれることが必要になる。 また、冗長YS線の指定用にアドレス信号Y2とY3の 2ピットが用いられる。すなわち、信号BI(I=2, 3) とA(L=8, 9, 10, 11の冗長デコーダに対 10 応)にSTB (冗長テスト信号) 又はVCCが供給され る。これにより、不良アドレスのヒューズを切断するこ となく、上記のテストモード時のアドレス信号により等 価的にヒューズを切断したのと同様となり、上記アドレ ス指定された冗長YS線の選択動作を行うことができる ものとなる。この回路は、基本的には前記X系の冗長回 路と同様であるので、各信号の詳細な説明を省略する。 【0199】この発明に係る欠陥救済法を別の観点から 説明すると、以下の通りである。図91(A)には、上 記Y系の多重選択による多ビット同時テストモードのと 20 きの欠陥救済の一例を別の観点から説明するための概念 図が示されている。同図においては、横軸がXアドレス を示し、縦軸がYアドレスを示している。この実施例の ように約16Mビットのような記憶容量を持つRAMを 構成する場合、Xは4096アドレス、Yも4096ア ドレスからなる。従来の欠陥救済技術では、X及びYの 1つの不良アドレスに対して冗長回路に切り換える。 【0200】それ故、例えば、Y系の1つのアドレスに 欠陥が存在すると、それに設けられる4096個のメモ リセルが結合されるピット線のアクセスを禁止し、40 30 96個のメモリセルが同様に結合された冗長ビット線に 切り換える構成となるものである。これでは、冗長回路 の規模が大きくなるため、同図の実施例ではX系のアド レス上位2ビットと、Y系のアドレスの上位2ビットを

【0201】上記のような多ビット同時テストのときあるいはY系のアドレスの上位2ビットを縮退させ×4ビット構成とした時にはY系が多重選択される。したがっ 40 て、その中に1つでも欠陥が存在する場合、従来の欠陥 救済法では、全部を冗長回路に切り換えるものである。それでは、Y系の多重選択テスト用あるいは×4ビット構成用のためだけに欠陥の存在しないビット線も冗長ビット線に切り換えることが必要になる。そこで、同図に点線で示すようにY系を4アドレス同時に選択するとき、欠陥ビット線やYS選択線が存在するブロックだけ冗長ビット線RBLに切り換え、同時選択される残り3アドレスに対応したビット線はノーマルビット線NBLを選択するようにするものである。なお、上記のような 50

用いてX及びYアドレスを4分割づつすることにより1

6のメモリブロックに分割し、各ブロック単位でデータ

線を指定できるようにするものである。

4 8

ブロック構成により、Xアドレスにより分割される他のメモリブロックはビット線が非選択になるものである。 このような構成により、欠陥が存在するもののみが冗長 ビット線に切り換えられるから、用意する冗長ビット線 を大幅に少なくできるものである。

【0202】図91(B)には、上記ノーマルモードのときのビット線の欠陥救済の他の一実施例を説明するための概念図が示されている。同図(B)の例では、同じYアドレスに属するビット線のうち、Xアドレスにより分割される4つのブロックのうち、欠陥が存在するブロックのみが冗長ビット線RBLに切り換えられ、他のブロックはノーマルビット線NBLが選択される。このようなブロック単位での欠陥救済により、用意する冗長ビット線あるいはYS選択線を少なくすることができるものである。

【0203】図91(C)には、上記ノーマルモードの ときのワード線の欠陥救済の他の一実施例を説明するた めの概念図が示されている。同図(C)の例では、同じ Xアドレスに属するワード線のうち、Yアドレスにより 分割される4つのブロックのうち、欠陥が存在するブロ ックのみが冗長ワード線RWLに切り換えられ、他のブ ロックはノーマルワード線NWLが選択される。このよ うなブロック単位での欠陥救済により、用意する冗長ワ ード線を少なくすることができるものである。ただし、 この実施例のようなXアドレス信号がYアドレス信号に 先行して多重化されて入力されるDRAMでは、上記Y アドレス信号をそのまま利用することができない。そこ で、内部でYアドレスと等価なブロックアドレスともい うべきアドレスを前記同様なヒューズ手段を用いること 等によりプログラムしておくことによって上記同様な欠 陥救済法を実現できるものである。

【0204】図49には、メインアンプの選択信号を形 成する回路を含むY系の一部プリデコーダ回路の一実施 例の回路図が示されている。信号ASK(AS0~AS 3)は、1群のメンアンプ選択(4ペアのI/O線のう ちの1ペア選択)を行う。信号AY20U/D~AY2 3U/Dは、アドレスY2とY3のプリデコードを行 う。アドレスX10により上下マットに分けられてい る。64ビット同時テスト時には、信号YMBで上記Y 2とY3のプリデコードが無視され、第48図の信号R Y20B~RY23Bがそのままの論理で出力される。 【0205】信号YOUB~Y3UB、YODB~Y3 DBは、アドレスY4とY5をプリデコードし、信号Y Pに従って出力されるプリデコード信号であり、データ 線選択タイミングとされる。信号CEは、そのリセット タイミングを規定するものである。信号YOUB~Y3 UB、YODB~Y3DBは、信号YRDがハイレベル のときにはハイレベルとなり通常のYS線を選択を禁止 する。

50 【0206】64ビット同時テスト時には、アドレスY

施例の回路図が示されている。信号RN、RFと信号W N、WFは、ノーマル動作、CBR動作、WCBRの動 作の制御を行う。信号RNとRFは、信号CE及びYE の制御を行い、信号CRBとLFBは、テスト系回路の

50

2とY3で縮退される4YS線が非救済なら、信号AY 20U/D~AY23U/Dの4本がハイレベルとなり 4本のYS線が選択されるが、救済さていると対応する AY20U/D~AY23U/Dのうち1本~4本が出 力されず、代わって冗長YS線が1本~4本選択され、 冗長YS線と通常YS線とが同時に選択される。AY6 OU/D~AY83U/Dは、アドレスY6~Y9のプ リデコード信号である。信号YROU/DB~YR3U /DBは、冗長YS線を選択する。これは、信号YOU /DB~Y3U/DBに対応する。

制御、具体的にはWCBR時のアドレスのセット/リセ ットを制御する。 【0212】図54には、Y系のコントール回路の一部 の実施例回路が示されている。信号YLは、前記図45 に示すようなYアドレスバッファに対してアドレスのラ

【0207】図50には、Yデコーダの単位回路と冗長 YS線選択回路が示されている。上記のようなプリデコ ード信号は、3入力のナンドゲート回路によりデコード される。このデコード出力とY選択タイミング信号YK UB(K=0~3)とはノアゲート回路に供給され、そ れぞれのノアゲート回路からカラム選択信号YSO~Y S3が形成される。前記冗長デコーダ回路により形成さ れた信号から冗長用のカラム選択信号YSRO~YSR 3が形成される。

10 ッチを行わせるものである。前記のように各動作モード によってその発生タイミング等が異なる。その動作波形 の一例が第77図に示されている。高速ページモード (ノーマルモード) に対応して信号CASBに同期して Yアドレスのラッチを行わせる。ニブルモードに対して は、RASサイクルの期間中Yアドレスをラッチする。 この理由は、ニブルモードでは、ニブルカンタでアドレ ス信号が生成されるからである。スタティックカラムモ ードでは、ライト時のみYアドレスをラッチする。CB R時のカウンタテストモードのとき、Yアドレスをラッ チする。WCBRモードのときには、RASサイクル期 間中Yアドレスをラッチするものである。

【0208】図51には、ニブルカウンタ回路の一実施 20 例の回路図が示されている。ノーマルモードでは、内部 アドレス信号BYIに対応したアドレス信号NAKが出 力される。ニブルモードでは、第1サイクルの内部アド レス信号BYIを初めにカウントアップする。×4ビッ ト構成でメモリアクセスを行うとき、スイッチの形態で 示したマスタースライスによって信号NAKはハイレベ ル(VCC)に固定される。

【0213】信号DLは、データ入力バッファのデータ のセットアップ/ホールドを制御する。高速ページモー ドやニブルモードでは、CASBがロウレベル、かつW EBがロウレベルによりセットし、CASBのハイレベ ルによりリセットする。スタティックカラムモードで は、CASBのロウレベル又はWEBのロウレベルによ りセットし、ライト動作の終了でリセットする。信号O LBは、ライトしたデータがDOに出力しないようにラ ッチを行う信号である。これは、リード・モディファイ ・ライト動作に対応している。スタティックカラムモー ドでは twom (信号WEから出力ホールド時間)に対応 している。

【0209】図52には、Y系の制御信号を形成するコ ントロール回路の一実施例の回路図が示されている。信 号MAは、メイアンプ動作制御信号である。信号DSは 30 メインアンプのデータの出力を制御する信号である。信 号MAは、信号AC1B (RYP) の発生に伴い発生す る。信号R1は、メインアンプのリセットタイミングを 決める。信号DSは、信号MAにより発生する。信号C 1とR1は、そのリセットを行うものである。 すなわ ち、メインアンプのデータ出力の制御は、RASBとC ASBとの両方のハイレベルでリセットするものであ

【0214】図55と図56には、WE系のコントール 回路の一部の実施例回路が示されている。図55におい て、WEB (ライトイネーブル) 信号は、CMOSイン バータ回路からなる入力回路に供給される。この入力バ ッファ用のCMOSインバータ回路は、前記同様に約 1.6 Vのようなロジックスレッショルド電圧を持つよ うにされる。この実施例のDRAMにおける周辺回路用 の電源電圧VCCは、上記ロジックスレッショルド電圧 1.6 Vの約2倍である3.3 Vに設定され、TTLレ ベルの信号に対応している。

【O210】信号WRは、リード/ライトの判別信号で ある。初段を信号R1により制御し、スタンバイ状態で の消費電流の低減を図っている。信号DOEは、データ 出力バッファを制御するものであり、リードモードのと き発生される。×1ビット構成の場合、信号C1とWR との論理積により発生される。×4ビット構成のときに は、出力イネーブル信号OE・C1・WRの論理積によ り発生させられる。ホールド時間torm (信号WEから の信号OEホールド時間)対策のためにWE系信号DL により、制御信号OEBのラッチを行うようにするもの である。

【0215】信号W1とW2は、ライト動作を制御する ものである。スタンバイ状態のときW1とW2はロウレ ベルにされる。動作時には、信号WE Bの変化にに同期 して変化する。信号W1は、RAS/WE論理制御(W N/WF)を行い、信号W2はCAS/WE論理制御を 行う。tasc (カラムアドレスセットアップ時間)確保 【0211】図53には、動作モードの判定回路の一実 50 のためライトセットを遅らせている。信号W3Bは、信

号W2により形成された1ショットパルスであり、これより信号W4Bが形成される。

【0216】図56において、信号WYPは書き込み信号がデータ入力バッファから入力出力線I/Oに伝えられるまでの制御を行い、WYPBは書き込み信号が入出力線I/Oからビット線に伝えられるまでの制御を行う。信号IOUは、ライト動作後の入出力線I/Oのプリチャージを行う。これは次のリードサイクルに対応するためである。信号WLはスタティックカラムモードの時のアドレス、データのラッチを行うものである。図76には、ライト動作の一例のタイミング図が示されている。

【0217】図57には、データ入力バッファの一実施 例の回路図が示されている。入力回路は、ナンドゲート 回路により構成され、前記他の入力回路と同様なロジッ クスレッショルド電圧を持つ。このゲートの制御信号A は、×1ビット構成では、4つの入力バッファのうち1 つが信号R1となり、残り3つは回路の接地電位VSS が与えられることによって、実質的に無効にされる。× 4ビット構成として用いるときには、信号Aは4つの入 20 カバッファの全部に対応して信号R1とされる。動作状 態にされる入力バッファの入力部にナンドゲート回路を 用い、それに信号R1を供給するのは、前記同様にスタ ンバイ状態での電流消費を低減させるためである。信号 DLにより、書き込みデータのセットアップ/ホールド の制御が行われる。信号MKIは、×4ビット構成時に ライトマスクモードの制御に用いられる。信号RASB セットのときの信号DQ1~DQ4のデータにより、ラ イト/非ライトの制御を行う。信号DI(0~3)は、 更にニブルアドレスNA I 単位に分割される。

【0218】図58には、メインアンプの制御回路の一実施例の回路図が示され、図59にはメインアンプの一実施例の回路図が示されている。信号RMAはメインアンプの動作を制御するタイミング信号である。信号WMAは、データ入力バッファから入出力線 I/Oへの信号伝達(ライト動作)を制御する。信号 ILAij~ILCijは、入力出力線 I/Oのプルアップを行うものであり、信号 IOUは入出力線 I/Oをショートする信号である。

【0219】ノーマルモードでは、信号RMAにより1 40個のメインアンプを動作させる。1つのテストモードでは、信号TEにより16個のメインアンプが一斉に動作状態になり16ビットの一括比較動作が行われる。さらに、別のテストモードでは、信号TEとYMBにより、YS線をマルチ選択させることにより、64ビットの一括比較動作が行われる。

【0220】図89(A)には、一対のメインアンプに よる4ビット並列テストを例にしてマルチビットテスト の原理を説明する回路図が示されている。すなわち、同 図の例に従って前記16個のメインアンプを8対に分 5 2

け、それらの一対に対応する2つのI/O線ペアのそれぞれに4本のYS線でマルチ選択された4ビットづづの2つのI/O線ペアで合計8ビットからなる読み出しデータを上記8対のメインアンプにパラレルに送出させることによって全部で64ビットのマルチテストを行うものである。

【0221】図89(A)を例にして説明すると、一対のメインアンプMAの一方の入力には、4ビットからなる読み出し信号に対応した相補ビット線BL1とBLB1ないしBL4とBLB4とがYスイッチMOSFETと入出力線I/O及びI/OBとをそれぞれ介して共通に接続される。上記一対のメイアンプMAの他方の入力には、基準電圧VRがそれぞれ供給される。

【0222】この基準電圧VRは、同図(B)の波形図に示すように、ハイレベルの読み出し信号と1ビット不一致の時の信号との中間レベルに設定される。すなわち、同図のように相補ビットBL1とBLB1が同図のように論理"0"(BL1がロウレベル"L"でBLB1がハイレベル"H")であると、入出力線I/Oのレベルは、プルアップMOSFET(M1)に対してYスイッチMOSFET(M2)及びセンスアンプのMOSFET(M3)が接続される分だけ、そのコンダクタンス比にしたがって同図に点線で示すように低いレベルにされる。

【0223】それ故、上記基準電圧VRは、上記プルアップMOSFET (M1)に対して、YスイッチMOSFET (M2)を2個、センスアンプのMOSFET (M3)を2個直列接続して、上記ハイレベルと1ビット不一致時のロウレベルとの中間レベルにされる。それ故、第89図に示した実施例では、全ビット論理"1"を書き込んで1ビットでも論理"0"があると、一対のメインアンプのうち入出力線 I/Oに対応したメンアンプの出力信号がハイレベルからロウレベルに変化し、入出力線 I/OBに対応したメンアンプの出力と同じロウレベルになってエラーを検出する。

【0224】上記の場合とは逆に、4ビット全部に論理 "0"を書き込んでそれを読み出と、全ビット論理 "0"がほか出されるとした。

"0"が読み出されると上記の場合とは逆に入出力線 I / O B 側がハイレベルになり、上記のように 1 ビットでも不一致があると入出力線 I / O B のレベルが上記同様に低くされるため、一対のメインアンプのうち入出力線 I / O B に対応したメンアンプの出力信号がハイレベルからロウレベルに変化し、入出力線 I / O に対応したメンアンプの出力と同じロウレベルになってエラーを検出する。なお、全ビットが一致のときには、一対のメインアンプの出力は、ハイレベルとロウレベルに分かれるものとなる。

【0225】このようなマルチビットテストにおいて、 例えば図89のような状態にあるとき、入出力線I/O 50 Bには、3つのセンスアンプの出力のロウレベルが供給

されることによって、比較的低いレベルにされる傾向にある。これにより、不良読み出しが有ったビット線BLB1には、入出力I/OBのロウレベルが伝えられ、センスアンプを逆転させて不良読み出しのビット線に正常データを書き込んでしまう虞れがある。この対策として、上記マルチビットテトスモードのときには、プルアップMOSFET(M1)のコンダクタンスを大きくさせる。具体的にはマルチビットテストモードのとき、その信号によりオン状態にされるプルアップMOSFETを設けるようにする。これにより、入出力線I/OとI/OBのロウレベルの落ち込みを低くして上記のような誤書き込みを防止することができる。

【0226】あるいは、上記のようなマルチビットテストのときには、その制御信号によってオン状態にされるスイッチMOSFETによって、動作電圧をVCCから約5VのようなVCCE又は昇圧電圧VCHに切り換えるようする。この構成では、上記電圧切り換え相当分だけ入出力線のレベルを相対的に高くできるから、上記のようなロウレベルによる誤書き込みが防止できる。また、プルアップMOSFETのしきい値電圧を低しきいイル)その分高くするようにしてもよい。すなわち、この実施例のように約3.3Vのような低電圧VCCで動作する場合、プルアップMOSFETのしきい値電圧が大きいと、上記プルアップレベルが低くなり、誤書き込み防止のためのロウレベルマージンが小さくなるからである。

【0227】図54に示した実施例では、本来上記2つのメインアンプにそれぞれ接続される2つのI/O線ペアをトルー(True)どうし、バー(Bar)どうし接続し 30て、2つのメインアンプを上述した形態に共用している。これによりメイアンプの数が倍に増加することを防いでいる。それぞれのI/O線ペアで4ビット、合計8ビットを上記8対のメイアンプで比較し、64ビット同時テストを実現している。上記のようなマルチビットテストの採用によって、約16Mビットのような大記憶容量を持つRAMのテスト時間の短縮化を図ることができるものとなる。ライトモードのときには、信号WMAによりデータ入力バッファからの信号を上記入出力線I/Oに供給すると同時に、信号RMAによりデータをメイ 40ンアンプにもライトする。これはニブルモード、高速ページモードに対応するものである。

【0228】図60には、メインアンプのデータの出力制御回路の一実施例の回路図が示されている。メインアンプの出力群MAi0~MAi3、MAi0B~MAi3Bのうちの一対はメインアンプ選択アドレスAS0~AS3によって選択され、さらにニブルアドレスNAiによって選択された出力群が信号DSにより出力線MOiB、MOiに送出される。このようにして、16個のメインアンプのうち1つのメインアンプが選択される。

×4ビット単位での出力のとき、ニブルアドレスNAiはハイレベルに固定される。信号DSは高速ページモードのとき、RASB・CASBリセットでリセットされる。ニブルモードでは、第1サイクルで4個のメインアンプにデータを入れ、第2サイクルからは取り込んだデータをメインアンプから出力させるだけでよいので信号DSはハイレベルのままになっている。信号TEが形成されるテストモードでは、4個のメイアンプのデータを比較回路(ナンドゲート)を通して1個の出力信号MOiにまとめる。

【0229】図61には、メインアンプの出力制御回路の一実施例の回路図が示されている。信号OLBは、データ出力バッファへのデータ出力を制御する。リード・モディファイ・ライトでのデータラッチを行う。信号TEによりテストモードのとき16個のメインアンプを全て活性化し、その出力信号MOO〜MO3ないしMOOB〜MO3Bにデータを出力させる。この比較出力方式としては、2値と3値がある。

【0230】2値方式では、オール論理"1"又は論理 "0"のときには出力DO/DOBにハイレベル/ロウ レベルを出力し、フェイルのときにはロウレベル/ハイ レベルを出力させる。3値方式ではオール論理"1"の ときには出力DO/DOBにハイレベル/ロウレベルを 出力し、オール論理"0"のときにはロウレベル/ハイ レベルを出力し、フェイルのときにはロウレベル/ロウ レベルを出力し、フェイルのときにはロウレベル/ロウ レベルを出力させる。信号TWがハイレベルのときには 上記2値出力方式になり、信号TWがロウレベルのきに は上記3値出力方式となる。

【0231】図62には、データ出力バッファの一実施例の回路図が示されている。データ出力バッファは、その入力部にレベル変換回路が設けられる。前述のように内部回路は、降圧された電圧VCCにより動作している。それ故、メインアンプを通して伝えられた読み出しデータは動作電圧VCCにより形成されている。信号DOEによりナンドゲート回路を通したデータは、外部から供給された電源電圧VCCEにより動作するラッチ形態のノアゲート回路にレベル変換される。このようなレベル変換回路を設けて、NチャンネルMOSFETからなるプッシュプル出力部を駆動することにより、ハイレベル側の出力レベルを高くできるとともに、駆動信号の振幅が大きくなるので高速化が可能になる。

・【0232】上記出力部には、出力部MOSFETのゲートを制御するMOSFETと抵抗素子が設けられる。電源電圧VCCE側の出力MOSFETのゲートとソースとの間に設けられ、そのゲートに定常的に接地電位VSSが与えられたMOSFETのしきい値電圧を、上記出力MOSFETのしきい値電圧より低くする。これにより、出力端子DOUTが負の電位になったとき、上記低いしきい値電圧を持つMOSFETがオン状態になって出力MOSFETのゲートとソースを短絡する。これ

により、上記のような負電圧によって出力MOSFET がオン状態になることはない。

【0233】上記出力ゲート回路を通した比較的早いタ イミングで動作する出力回路が別に設けられ、これによ り出力信号の立ち上がりと立ち下がりタイミングが早く される。そして、レベル変換回路を通したデータを受け る出力回路により規定されたレベルまで変化させる。こ のような構成を採ることによって、高速化を図りつつ出 力レベルを比較的長い時間を持って直線的に変化させる ことができ、出力信号のレベルの変化に伴う電源線や接 10 地線に発生するノイズレベルを小さくすることができ る。

【0234】図63と図64には、テスト回路の一実施 例の回路図が示されている。WCBRのタイミングによ りテストファンクションのセットが行われる。このWC BRにより、取り込まれたアドレスに対応したテスト信 号を出力する。上記WCBRにより信号LFBが形成さ れ外部アドレス信号の取り込みが可能になる。信号FR は、電源投入時に全てを論理"0"にリセットする。

【0235】テストファンクションのリセットはRAS 20 オンリーリフレッシュ、CBRリフレッシュサイクルに より信号FRをRASB信号のプリチャージ期間にハイ レベルとすることでアドレスを全て論理 "0" にリセッ トすることにより行われる。テストモードは、アドレス 信号YOないしY3に対応するAFIないしAFLの4 ビットの組み合わせから形成される信号FMNBに応じ て以下の各モードが用意されている。(1)×16ビッ トテスト、(2)×64ビットテスト、(3)内部電圧 VCCを外部電圧VCCEに切り換える。(4)内部電 圧VCCモニタ、(5)内部電圧VDLモニタ(6)2 30 048リフレッシュ(8192ピット動作)、(7) 冗 長エリアテスト、(8)高速化テストがある。

【0236】図65には、動作モードを指定する制御回 路の一実施例の回路図が示されている。ボンディングパ ッドFPOとFP1に対してハイレベル/ロウレベル及 びハイインピーダンスを選ぶことによって、その組み合 わせから、アルミマスタースライスによって指定される ×1ビット構成と×4ビット構成に応じてそれぞれに以 下のようなモードが設定される。

【0237】×1ビット構成のとき、パッドFPOとF 40 P1が共にハイインピーダンスのとき信号SCとNBが 共にロウレベルになって高速ページモードが指定され る。パッドFPOをロウレベルとし、パッドFP1をハ イインピーダンスとすると、信号SCがハイレベルにな りスタティックカラムモードが指定される。パッドFP 0をハイインピーダンスとし、パッドFP1をハイレベ ル (VCCE) にすると、信号NBがハイレベルになり ニブルモードが指定される。

【0238】×4ビット構成のとき、パッドFPOとF

共にロウレベルになって高速ページモードが指定され る。パッドFPOをロウレベルとし、パッドFP1をバ イインピーダンスとすると、信号SCがハイレベルにな りスタティックカラムモードが指定される。パッドFP 0をハイインピーダンスとし、パッドFP1をハイレベ ル (VCCE) にすると信号WBが形成され、高速ペー ジモードでライトマスクモードとなり、パッドFPOを ロウレベルとし、パッドFP1をハイレベル(VCC E)にすると上記同様に信号WBが形成され、スタティ ックカラムでライトマスクモードとなるものである。ラ イトマスクモードでは、RAS信号の立ち下がりのとき WE信号をロウレベルにしておくことにより、出力端子 I/Oからライトするピンを設定できる。

【0239】図66には、その他の制御回路の一実施例 の回路図が示されている。信号WKBは、基板のバイア ス電圧VBBのレベルをモニタする。基板バイアス電圧 VBBが約-0.7V以下になると信号WKBがロウレ ベルになる。基板バイアス電圧VBBが浅いと、MOS FETのしきい値電圧が低くなるため、回路動作により 比較的大きな貫通電流が流れラッチアップが生じ易くな るので信号WKBのハイレベルによりRAMのアクセス を禁止するものである。信号INTは、電源電圧VCC Eのレベルをモニタする。電圧VCCE>3 Vでは、信 号INTをロウレベルにする。言い換えるならば、外部 電源電圧が低いときには、信号 I NTにより内部の初期 状態を設定する。

【0240】この実施例においてブラックボックスで示 した遅延回路の具体的構成が示されている。この回路 は、ロウレベルからハイレベルになる信号を遅延させ る。端子SETをハイレベル(VCC)にすると、その 遅延量を短くすることができる。これらは、RAS系の タイミング調整、CASやWE系のパルス発生等に広く 用いられている。

【0241】出力端子Q/DQ4は、内部電圧のモニタ 一端子として利用される。この端子に結合されるデータ 出力バッファを出力ハイインピーダンス状態にしておい て、信号VMCHでスイッチ制御されるMOSFETを 介して周辺回路用の動作電圧VCCを出力させ、信号V MDHによりスイッチ制御されるMOSFETを介して センスアンプ用の動作電圧VDLを出力させる。また、 出力端子Q/DQ4は欠陥救済の有無を判定するシグネ チャ端子としも利用される。欠陥救済が行われたチップ・ では、SIGBがロウレベルとなり、Q/DQ4端子に VCCEよりしきい値電圧Vthのおおよそ3倍以上高い 電圧を印加した場合に、回路の接地電位に電流が流れ込 むことで、欠陥救済が行われたチップであることを判定

【0242】図67には、基板バックバイアス電圧発生 回路の一実施例の回路図が示されている。この実施例で P1が共にハイインピーダンスのとき信号SCとNBが 50 は、動作電圧として周辺回路用の低電圧VCCが用いら

れる。このように内部電圧VCCにより基板バックバイ アス電圧を形成するようにしたのは、後述するように内 部電圧VCCは安定化されているから基板バイアス電圧 の安定化が可能になる。

【0243】基板バイアス電圧VBBは、バイアス電圧 発生回路VBBAとVBBSとにより形成される。基板 バイアス電圧発生回路VBBAは、メインの発生回路で あり基板レベルが浅いときと、動作時に回路による基板 電流 I BB を補うために動作する。基板バイアス電圧発生 回路VBBSはサブの発生回路であり、リーク電流や微 10 少直流電流によるVBBの変動を補うよう定常的に動作 する。

【0244】信号VBSBは、基板電圧VBBのレベル のモニタ出力である。これにより、上記発振回路の動作 が制御され、上記基板レベルが浅いときに回路VBBA によりVBBが約-2Vになるまで動作さられる。端子 VBTは、回路VBBA, VBBSの動作を止め、例え ば外部からVBBパッドを通して基板電圧を設定し、動 作マージンの評価をするためのものである。

【0245】図68には、内部昇圧電圧発生回路の一実 20 施例の回路図が示されている。回路VCHAは、メイン の昇圧電圧発生回路であり、昇圧電圧VCHのモニタ信 号VHSBによりレベルが低いとき、又は信号R1Bに よりRAMがアクセスされたときに周辺回路用の内部動 作電圧VCCと発振回路により形成された発振信号OS CHとを受けるチャージポンプ回路により前記のような 約5.3Vのような昇圧電圧VCHを形成する。回路V CHSは、サブの昇圧電圧発生回路であり、定常的に動 作して上記昇圧電圧VCHを形成する。この回路VCH Sは、ワード線のリーク電流を補う程度に小さな電流供 30 給能力しか持たない。

【0246】後述するような加速試験等のために内部電 圧VCCは、電源電圧VCCEが一定レベル以上に高く されるとそれに応じて高くされる。これに対応して、昇 圧電圧VCHも一定レベルをもって上記VCCの上昇に 応じて高くされる。出力部に設けられたダイオード形態 のMOSFETは、そのレベルクランプ用のものであ る。端子VHTは、回路VCHA、VCHSの動作を止 め、例えば外部からVCHパッドを通して昇圧電圧を設 定し、動作マージンの評価をするためのものである。な 40 お、図示しないが、昇圧電圧VCHの電源インピーダン スを低くするためのキャパシタは、動作する回路の単 位、例えばメモリマット毎にそれぞれ分散して設けられ る。

【0247】図69には、内部電圧降圧回路の一実施例 の回路図が示されている。基準電圧VREFは、MOS FETのしきい値電圧Vthの差を利用して形成された高 精度の基準電圧である。この電圧から定圧VLを形成し て、それを演算増幅回路により直流増幅して、前記約

小さくするために、上記電圧VCCとVDLをそれぞれ 生成する回路は、信号LDとLCにより、DRAMが動 作状態にされるときのみ動作する。そして、これとは別 に電源電圧VCCEが一定レベル以上であるとき信号し Sにより定常的に動作状態になってスタンバイ時の降圧 電圧を形成する回路が設けられる。なお、電源投入直後 においては、外部電圧VCCEが一定電圧に達するまで の間は、信号INTにより信号SBが形成され、それに 応じて強制的に信号LD、LC及びLSが形成され全回 路が一斉に動作状態になり、内部回路動作電圧を高速に 立ち上げるものである。

【0248】同図において、抵抗とキャパシタで示した 回路は、発振防止のための位相余裕を大きくするための ものである。ヒューズF1ないしF4は、それをレーザ 一光線により選択的き切断することによって、基準電圧 VLの調整を可能にしている。 テストファンクションで は、信号VEにより信号LD、LC及びLSをロウレベ ルにして演算増幅回路の動作を停止させるとともに、信 号VHEによりオン状態になるMOSFETにより、演 算増幅回路のPチャンネル出力MOSFETのゲートに ロウレベルを供給してオン状態にする。これにより、外 部電圧VCCEが上記オン状態になったPチャンネルM OSFETを介して内部電圧VDL及びVCCをVCC Eに切り換えることができるものである。また、外部電 源電圧VCCEが一定レベル(例えば、約6.6V)を 超えて高くなると、それに応じて基準電圧VLも高くな。 り、内部電圧VCCやVDLも高くさせる。これは、エ ージング等の加速試験に対応するものである。

【0249】図70には、RAS系の動作の一例のタイ ミング図が示されている。同図においては、RASB信 号によるメモリアクセス開始からワード線WLの選択ま でとそのワード線のリセットを行わせる主要なタイミン グ信号の概略波形図が示されている。

【0250】図71には、RAS系の動作の一例のタイ ミング図が示されている。同図には、ワード線の選択タ イミング図が示されている。また、2サイクル目には冗 長系タイミングが示されている。

【0251】図72には、RAS系の動作の一例のタイ ミング図が示されている。同図には、センスアンプを活 性化させるタイミング信号やそれによって駆動されるコー モンソース線の波形図が示されている。

【0252】図73には、Xアドレスバッファの動作の 一例を示すタイミング図が示されている。同図には、R ASB信号とCASB信号との間の相互のタイミングが 示されている。

【0253】図74には、CAS系の動作の一例のタイ ミング図が示されている。同図においては、リードモー ド(READ)、アーリー・ライトモード(EW)、リ ード・モディファイ・ライトモード (RMW)、RAS 3.3Vの電圧VDLとVCCを生成する。動作電流を 50 オンリーリフレッシュモード、CBRリフレッシュモー

ド、カウンタテストモード、及びテストモードセット (WCBR)の順序で主要信号の波形図が示されてい る。

【0254】図75には、CAS系のアドレス選択動作 の一実施例のタイミング図が示されている。同図には、 Y系のアドレス選択を行う主要なタイミング信号が示さ れている。

【0255】図76には、ライト動作の一例を示すタイ ミング図が示されている。同図には、WE系の主要なタ イミング信号が示されている。

【0256】図77には、Yアドレスバッファの動作の 一例を示すタイミング図が示されている。同図には、高 速ページモード (FP) と、ニブルモード (N) 及びス タティックカラムモード (SC) 時のアドレスラッチを 制御するタイミング信号YLを中心に描かれている。

【0257】図78には、テストモードの動作の一実施 例を示すタイミング図が示されている。同図には、アド レスの取り込みとラッチ動作を中心にして描かれてい

【0258】図79には、CAS系の動作の一例を示す 20 タイミング図が示されている。同図においては、テスト モード系の信号を対象として、リードモード(REA D)、アーリー・ライトモード(EW)、リード・モデ ィファイ・ライトモード(RMW)、RASオンリーリ フレッシュモード、CBRリフレッシュモード、カウン タテストモード、及びテストモードセット (WCBR) の順序で各信号の波形図が例示的に示されている。

【0259】図80には、CAS系の動作の一例を示す タイミング図が示されている。同図においては、×4ビ ット構成時を対象として、リードモード (READ)、 アーリー・ライトモード (EW) 、リード・モディファ イ・ライトモード (RMW) 、RASオンリーリフレッ シュモード、CBRリフレッシュモード、カウンタテス トモード、及びテストモードセット (WCBR) の順序 で各信号の波形図が例示的に示されている。

【0260】図81には、CAS系の動作の一例を示す タイミング図が示されている。同図においては、ライト マスクモードを対象として、リードモード (REA D)、アーリー・ライトモード(EW)、リード・モデ ィファイ・ライトモード (RMW)、RASオンリーリ 40 フレッシュモード、CBRリフレッシュモード、カウン タテストモード、及びテストモードセット (WCBR) の順序で各信号の波形図が例示的に示されている。

【0261】図82には、この発明に係る欠陥救済法の 他の一実施例を示すブロック図が示されている。Xデコ ーダ(含むワード線駆動回路)により選択される複数の ワード線に対して、1つの冗長ワード線が設けられる。 この冗長ワード線は、上記Xデコーダに対応した個所 で、上記複数のワード線と交差するように、言い換える ならば、Xデコーダの出力端子の列と平行になるように 50 なっている。ビット線の一本に同図で×で示したような

60

配置される。特に制限されないが、上記冗長ワード線 は、二本の平行に配置された配線により救済を行うべき 複数のワード線と交差している。上記二本の平行に配置 された配線の一端は接地電位が与えられるものである。 【0262】この構成では、上記ワード線に欠陥がない ときには、冗長ワード線には接地電位が与えられるもの であるため定常的に非選択状態になっている。 ワード 線の一本に同図で×で示したような個所に欠陥(例えば 断線)があるとき、同図に△を付した個所でワード線の 切断を行わせる。同様に冗長ワード線は、上記接地電位 から切り離すために、△を付したように欠陥ワード線よ り右側(冗長ワード線側)で切断させる。そして、上記 欠陥ワード線の選択信号を形成するデコード出力を○で 付した交差個所で冗長ワード線と接続させる。同様に、 欠陥ワード線を非選択状態にするため、上記○を付した 交差個所で接地電位が与えられた配線と接続させる。上 記のような配線の切断と接続とは、特に制限されない が、共にレーザー光線の照射による配線加工技術を利用 して行うようにするものである。

【0263】この構成では、ワード線選択回路の出力端・ 子から不良ワード線を切り離して、それに代えて冗長ワ ード線を接続する方式を採るため、不良アドレスを記憶 する記憶回路やアドレス比較回路が不要となる。これに より、半導体記憶装置の高集積化と低消費電力化が可能 になる。また、上記のようなアドレス比較動作が不要に なるから、メモリアクセスの高速化も可能になる。ま た、複数本のワード線毎に上記のような冗長ワード線を 設けた場合、冗長ワード線を用いないとき、それに定常 的に接地電位が与えられることによって、ワード線相互 のカップリングを抑えるというシールド作用を持たせる ことができる。

【0264】図83には、この発明に係る欠陥救済法の 他の一実施例を示すブロック図が示されている。Yデコ ーダ回路により形成される複数からなるカラム選択線に 対して、1つの冗長カラム選択線が設けられる。これら の各カラム選択線は、同図ではセンスアンプの中に含ま れるカラムスイッチMOSFETのゲートに伝えられ、 同図に示されたビット線(データ線)を実質的に選択し てコモン入出力線に接続させる。この冗長カラム選択線 は、上記Yデコーダに対応した個所で、上記複数のカラ ム選択線と交差するように、言い換えるならば、Yデコ ーダの出力端子の列と平行になるように配置される。特 に制限されないが、上記冗長カラム選択線は、二本の平 行に配置された配線により救済を行うべき複数のカラム 選択線と交差している。上記二本の平行に配置された配 線の一端は接地電位が与えられるものである。

【0265】この構成では、上記ビット線及びセンスア ンプに欠陥がないときには、冗長カラム選択線には接地・ 電位が与えられるものであるため定常的に非選択状態に

個所に欠陥 (例えば断線) があるとき、同図に△を付した個所でカラム選択線の切断を行わせる。同様に冗長カラム選択線は、上記接地電位から切り離すために、△を付したように欠陥ビット線に対応したカラム選択線より上側 (冗長カラム選択線側) で切断させる。そして、上記欠陥ビット線の選択信号を形成するデコード出力を○で付した交差部分で個所で冗長カラム選択線と接続させる。同様に、欠陥ビットに対応したカラム選択線を非選択状態にするため、上記○を付した交差部分で接地電位が与えられた配線と接続させる。上記のような配線の切 10 断と接続とは、特に制限されないが、共にレーザー光線の照射により行うようにするものである。

【0266】この構成では、Yデコーダの出力端子から不良ビット線に対応したカラム選択線を切り離して、それに代えて冗長ビット線に対応したカラム選択線に接続する方式を採るため、不良アドレスを記憶する記憶回路やアドレス比較回路が不要となる。これにより、半導体記憶装置の高集積化と低消費電力化が可能になる。また、上記のようなアドレス比較動作が不要になるから、メモリアクセスの高速化も可能になる。また、複数本の20カラム選択線毎に上記のような冗長カラム選択線を設けた場合、冗長カラム選択線を用いないとき、それに定常的に接地電位が与えられることによって、カラム選択線相互のカップリングを抑えるというシールド作用を持たせることができる。

【0267】図84(A)ないし(C)には、ワード線のテスト法を説明するための一実施例の波形図とそれに対応した回路図が示されている。この実施例では、制御信号EMが新たに設けられる。この信号EMは、外部端子から供給されるものの他、前記のようなテストモード30においてアドレス信号の組み合わせからなる1つのテストモードとして新たに付加される。同図(A)には、ノーマルモードでのワード線の概略選択動作のタイミング図が示されている。このようにノーマルモードでは、RAS系の選択動作に従い、入力されたアドレス指定AOないしA3により、それに対応したワード線が順次選択される。

【0268】これに対して、上記信号EMをハイレベルとするエージングモード(テストモードの1つとして設定)では、RASB信号がロウレベルからハイレベルに 40 リセットされても選択されたワード線WL1はハイレベルのままに維持される。それ故、RASB信号により歩進されたアドレスAOないしA3を入力すると、上記のように順次選択されたワード線WL1ないしWL3がRASB信号のハイレベルではリセットされなくなる。特に制限されないが、信号EMをロウレベルにすることによって、上記選択状態にされたワード線WL1ないしWL3のリセットが行われる。

【0269】同図(C)には、そのワード線選択回路の れる。それ故、相補ビット線BLには、一実施例の回路図が示されている。信号EMは、昇圧電 50 リセルからの記憶情報が読み出される。

圧VCHを動作電圧とするラッチ形態のノアゲート回路からなるレベル変換回路によってレベル変換され、エージングモードのときロウレベルになる。これにより、PチャンネルMOSFETがオン状態になって、ワード線WLのハイレベルを上記信号WPHLを受けるPチャンネルMOSFETを直列形態に接続されたPチャンネルMOSFETがオフ状態になり、ワード線のリセット信号WPHLを受けるPチャンネルMOSFETの出力を無効にする。これにより、ワード線WLはいったんハイレベルにされると、その状態を維持するものとなる。

【0270】ワード線WLをリセットするとき又は通常モードのときに、信号EMのロウレベルに応じて上記レベル変換出力は高レベル(VCH)になる。これにより、上記PチャンネルMOSFETがオフ状態になり、上記信号WPHLを受けるPチャンネルMOSFETと直列接続されるPチャンネルMOSFETが共にオン状態になって、ワード線WLを駆動するCMOSインバータ回路の入力を高レベルとして、ワード線WLをハイレベルからロウレベルにリセットさせる。

0 【0271】上記ワード線を駆動するCMOSインバータ回路の入力には、その出力信号を受けるインバータ回路によって制御されるスイッチMOSFETが設けられる。これにより、上記のような多重選択のとぎに、非選択になった信号XOUBのハイレベルが上記選択レベルを維持すべきCMOSインバータ回路に伝えられてしまうことを防止するものである。

【0272】エージングのとき、信号EMをハイレベルとしておいて、ワード線の1本づつ選択するとその間ワード線を選択状態に維持することができる。これにより、選択ワード線のハイレベル時間を長くすることがで

きるためストレスのデューティが高くなり、比較的単時間での効率的なエージングの実施が可能になる。 【0273】図85(A)ないし(D)には、信号量マ

ージンテスト法の一実施例が示されている。この実施例では、制御信号SMが新たに設けられる。この信号SMは、外部端子から供給されるものの他、前記のようなテストモードにおいてアドレス信号の組み合わせからなる1つのテストモードとして新たに付加される。同図(A)には、一対の相補ビット線に関連するセンスアン

(A)には、一対の相相ヒット線に関連するセンスアン プ、プリチャージ回路、カラムスイッチ及びシェアード スイッチ回路の各回路が代表として例示的に示されている。

【0274】同図(B)には、ノーマルモードの動作波形図が示されている。ノーマルモードのときには、信号SMがロウレベルにされる。これに応じて、選択されたワード線(L)側のシェアード選択信号SHLがハイレベルの選択レベルに、非選択にされるワード線(R)側のシェアード選択信号SHLがロウレベルの非選択にされる。それ故、相補ビット線BLには、選択されたメモリセルからの記憶情報が読み出される

【0275】同図(C)には、信号量テストモードの動作波形図が示されている。信号量テストモードのときには、信号SMがハイレベルにされる。これに応じて、選択されたワード線(L)側のシェアード選択信号SHLとともに、非選択にされるワード線(R)側のシェアード選択信号SHRもハイレベルにされる。それ故、センスアンプの入力には、左右のビット線BLが結合されるからビット線容量が約2倍になる。それ故、選択されたメモリセルからの記憶情報の読み出しレベルは、上記ノーマルモードの約1/2に低減される。これを受けてセ10ンスアンプが正確に増幅動作を行うか否かの信号量マージンテストが可能になる。

【0276】同図(D)には、そのシェアード選択信号発生回路の一実施例の回路図が示されている。同図には、制御信号SMが追加されノアゲート回路を通して選択信号SL、SRの有効/無効が制御される。すなわち、信号SMがハイレベルのとには、信号SL/SRの両方共が強制的に選択レベルにされ、上記信号SHL及びSHRをハイレベルの選択レベルにする。なお、この選択レベルは、前記同様に昇圧電圧VCHとなるもので20ある。

【0277】図86には、ファンクションモードの他の一実施例が示されている。WCBR等により形成されたファンクションセット信号により、アドレス端子AOないしA3から直接バイナリーの数値データを入力する。この数値データは、例えば電圧デコーダ(ディジタル/アナログ変換回路)により、SOVないしS1OVのアナログ電圧に変化される。このアナログ電圧SiVをボルテージフォロワ構成の演算増幅回路等からなる内部電圧発生回路に供給し、前記のような内部電圧VCCやV 30DLを形成する。この構成では、内部動作電圧を任意に設定できる。これにより、電圧マージン試験やエージング時の加速試験等が簡単になる。

【0278】上記アドレス端子AOないしA3から直接 バイナリーの数値データは、時間デコーダに入力してデ コード信号SODないしS1ODを形成し、その信号S iD遅延回路に入力する。この遅延回路は、信号SOD ないしS1ODにより遅延時間がOないし1Onsのよ うに可変にされるものとなる。これにより、信号SiD により任意の遅延時間を得ることができる。この遅延回 40 路は、例えば、RAS系、CAS系の時系列的なタイミ ング信号を形成するときの遅延回路として用いられる。 これを利用することにより例えば時間マージンのテスト が可能になる。

【0279】図87には、リフレッシュアドレスカウンタの他の一実施例が示されている。この実施例では、制御信号CSが新たに設けられる。この信号CSは、外部端子から供給されるものの他、前記のようなテストモードにおいてアドレス信号の組み合わせからなる1つのテストモードとして新たに付加され、あるいはパワーオン50

64

検知信号等により形成される。

【0280】同図(A)には、ノーマルモードの動作波形図が示されている。ノーマルモードのときには、信号CSがロウレベルにされる。これに応じて、CBRリフレッシュのときには、RASB信号をクロックとしてカウンタ回路は計数動作を行いリフレッシュアドレス信号ARiを形成する。

【0281】同図(B)には、カウンタセットの動作波形図が示されている。カウンタセットのときには、信号CSがハイレベルにされる。このとき、CBRを行うとRASB信号のロウレベルに同期して入力されるアドレス信号がカンウタ初期値として入力される。信号CSがロウレベルになると、カウンタ回路はその初期値を+1して保持する。

【0282】同図(C)には、その回路図が示されている。上記のような外部入力を可能にするために、信号C Sによって制御される外部セット入力回路が付加される

【0283】第88図には、内部電源モニター方式の他の一実施例が示されている。同図(A)には、そのブロックが示されている。内部降圧電源回路VCC又はVDLは、レベル比較回路の一方の入力に供給される。レベル比較回路の他方の入力には、外部ピンを介して供給された参照電圧が供給される。レベル比較回路は、両者の電圧の大小関係を外部端子DOUTに2値信号として出力する。

【0284】同図(B)には、その動作を説明するための波形図が示されている。同図に点線で示すように外部ピンに供給される電圧を変化させ、その出力信号DOUTのハイレベル/ロウレベルの変化点から、間接的に電圧VDLの電圧値を知ることができる。外部ピンから供給させる入力電圧は、そのまま一対一対応でレベル比較回路に供給するもの他、レベル減衰又は増大させて供給するものであってもよい。同様に電圧VCCや電圧VDLも一定の割合でレベル減衰させるものであってもよい。このようにレベル減衰させた場合には、前記のような昇圧電圧VCHのレベルモニタも可能になる。この実施例のように内部にレベル比較回路を設ける構成では、アナログ電圧をそのまま外部に出力させる方式における出力電圧経路でのレベル変動の影響を受けないから、高精度でレベルをモニタすることができる。

【0285】図90には、メモリセル部とY選択を行う Nチャンネル型のカラムスイッチMOSFET、及び他 のCMOS回路に用いられるPチャンネルMOSFET の一実施例の概略素子構造断面図が示されている。同図 においては、ビット線方向における概略素子構造断面図 が示されている。メモリセルとカラムスイッチを構成す るNチャンネルMOSFETとは、P型基板41の上に 形成されたP型WELLに形成される。

50 【0286】同図では、ポリサイドからなるビット線5

0に対して一対のメモリセルが設けられる。すなわち、 一対のメモリセルを構成するアドレス選択用MOSFE Tの共通化されたソース、ドレイン44に対して、セル フアライメント技術により形成されたコンタクトホール に導電性ポリシリコンかなるパッドコンタクト47が設 けられる。上記共通化されたソース、ドレイン44の左 右には、キャパシタ側のソース、ドレイン44がそれぞ れ設けられ、両領域の間には、薄いゲート絶縁膜53を 介してゲート電極46が形成される。このゲート電極4 6は、導電性ポリシリコンからなりワード線を構成す る。このワード線は、その上に形成されたアルミニュウ ム層52によってワードシャントが行われる。同図に は、同図面と垂直方向にピッチがずれた他のメモリセル のアドレス選択用MOSFETのゲートに接続されるワ ード線46が例示的に示されている。このワード線46 は、比較的厚い厚さのフィールド絶縁膜上に形成されて いる。

【0287】上記アドレス選択用MOSFETのキャパ シタ側のソース、ドレインは、情報記憶用キャパシタの ストアノードを構成する導電性ポリシリコン48に接続 20 され、このポリシリコン48は、薄い絶縁膜54を介し て上記キャパシタのプレート電極を構成するポリシリコ ン49が設けられる。上記ビット線50の上には、カラ ム選択線を形成する第1層目メタル層としてのタングス テン層51が設けられる。特に制限されないが、上記ビ ット線を構成するポリサイド50は、同図では省略され ているが、シェアード選択スイッチMOSFETを介し て上記タングステン層51と接続され、同図のカラムス イッチを構成するMOSFETの一方のソース、ドレイ ン44に接続される。このMOSFETのI/O側のソ 30 ース,ドレイン44は、上記のように上記メモリセルの アドレス選択用MOSFETと同様にパッドコンタクト 47を介して1層目のメタル層51を介して2層目のア ルミニウム52からなる入出力線 I/Oに接続される。 同図の右側にはPチャンネルMOSFETが設けられる 例が示されている。このPチャンネルMOSFETは、 センスアンプや他のCMOS回路に用いられる。このよ うにPチャンネルMOSFETは、N型WELL43に 形成され、ソース、ドレイン45とゲート46から構成 される。

【0288】この実施例では、上記のように入出力線 I /Oに接続されるカラムスイッチを構成するNチャンネ ルMOSFETとして、その入出力線I/Oに接続され るソース、ドレインにメモリセルのアドレス選択用MO SFETと同様のパッドコンタクト47を用いる。この 構成では、ソース、ドレインの表面の酸化膜に形成する コンタクト用の穴開けを行うのに、セルフアライメント 技術を利用することができる。これによって、パッドコ ンタクト47下のソース,ドレインとしては、コンタク ト穴開け用のマスクずれを考慮して大きく形成する必要 50 成において、上記分割されたメモリセルアイレをメモリ

66

がないから同図に示すように必要最小に小さく形成する ことができる。これによって、高集積化と寄生容量値を 減らすことができる。特に、入出力線 I/Oのように多 数のカラムスイッチMOSFETのソース、ドレインが 接続される場合には、上記カラムスイッチMOSFET のソース、ドレインの寄生容量の低減にしたがって寄生 容量値を大幅に低減させることができる。これにより、 入出力線I/Oの配線容量が大幅に低減できるから信号 伝達速度が高速になり、書き込み/読み出し動作の高速 10 化が可能になる。

【0289】上記のようなパッドコンタクトを用いるM OSFETとしては、上記のようなカラムスイッチMO SFETの他、センスアンプを構成するMOSFET、 ビット線のプリチャージMOSFET、ビット線のショ ートMOSFET、シェアードセンスアンプ選択用MO SFET、ワード線ドライバ用MOSFET等のように 微細化と寄生容量の低減を必要とする各回路に利用する ことができるものである。

【0290】図92には、メイアンプ選択回路の他の一 実施例を示す概略回路図が示されている。同図の実施例 では、メインアンプMAは、メインアンプMAに対して 上下に分割されて配置されたメモリマットに共通に用い られる。すなわち、メモリセルアレイMとセンスアンプ Sとからなる一対のメモリマットに対して、その中央部 にメインアンプMAが配置される。上記メモリマットの 入出力線I/OとI/OBは、マット選択信号MSUと MSDによりスイッチ制御されるスイッチMOSFET を介して、メインアンプMAの入力に選択的に接続され る。上記メモリマットとセンスアンプのレイアウト関係 は、前記図2の実施例と基本的に同様であり、メインア ンプの数を減らすことができる。

【0291】単にメイアンプの数を減らすのみであれ ば、メインアンプMAを上側のメモリマットの上側又は 下側のメモリマットの下側に配置することができる。し かしこの場合、メインアンプMAの入力端子に接続され る入出力線のうち、反対側のメモリマットに対応したも のの配線が長くなってしまう。これに対して、同図及び 前記図2等に示した実施例のように、分割されたメモリ マットの中央にメインアンプを配置する構成では、両メニ 40 モリマットに配置される入出力線 I/Oと I/OBの長 さが等しく短くなるため、メモリアクセスの高速化が可 能になる。

【0292】図93には、メイアンプ選択回路の更に他 の一実施例を示す概略回路図が示されている。同図の実 施例では、メインアンプMAは、メインアンプMAに対 して上下に分割されて配置されたメモリマットに共通に 用いられる。この実施例のメモリマットは、センスアン プSを中心にしてメモリセルアレイが左右に2分割され るというシェアードセンスアンプが用いられる。この構

マットとみなし、それぞれに入出力線I/OとI/OBを配置し、マット選択信号MSOないしMS3によりスイッチ制御されるスイッチMOSFETを介して、メインアンプMAの入力に選択的に接続される。上記メモリマットとセンスアンプのレイアウト関係は、前記図2の実施例と基本的に同様であり、メインアンプの数を減らすことができるとともに、上記入出力線の長さを実質的に短くできる。

【0293】この実施例のように一対のメモリセルアレイMに対してそれぞれ入出力線 I/Oと I/OBを配置 10 する構成では、入出力線 I/Oと I/OBに接続されるカラムスイッチMOSFETの数が半分づつに分割できる。これにより、上記入出力線の長さを実質的に短くできることと相俟って配線容量を小さくできるから高速動作化が可能になる。

【0294】図94には、この発明に係るDRAMの他の一実施例のレイアウト図が示されている。この実施例では、前記図2のレイアウトを基本にし、半導体チップを縦方向の中心線で2分割し、上記中心線に対して軸対称的に前記図2のレイアウトを配置するものである。この構成では、メモリチップの半分づつにおいて、それぞれ前記縦中央部と横中央部のエリアからなる十文字エリアが設けられる。同図のように、縦中央線によりメモリチップを分割した場合には、横中央部は一直線上に配置されることになる。上記のような2つの十文字エリアによりメモリアレイは8分割される。そして、上記の2つからなる十文字エリアに前記実施例と同様に周辺回路やボンディングパッドを配置し、それぞれにLOCリードによるボンディングが行われる。

【0295】このようなレイアウトを前記16Mビット 30 のような記憶容量を持つダイナミック型RAMに適用した場合、同図の例ではワード線長が半分に短くなりいっそうの高速アクセスが可能なる。また、メモリマットがより小さく細分化されるため、それに応じて低消費電力も可能になる。また、上記の十文字エリアとそれにより分割される4つのエリアを基本構成とし、それを上記のように2組設けることよりRAMのいっそうの大記憶容量化が可能になるものである。

【0296】同図のようにメモリチップの縦中心線でそれを2分割してそれぞれに上記のような十文字エリアを 40設ける構成の他、メモリチップの横中心線でそれを2分割し、前記実施例と同様な手法により形成された十文字エリアを設けるものであってもよい。さらに、これらを組み合わせてより他分割してもよい。

【0297】図95には、この発明に係るメモリセルアレイの一実施例のパターン図が示されている。ビット線は、隣接するビット線対相互のカップリング雑音を低減させるため一定の間隔を持ってクロスさせられる。このようなビット線クロス方式を採るとき、ビット線クロス部での面積が増加してしまうという問題が生じる。そこ 50

で、この実施例ではクロス用の配線として、カラム選択 線として用いる配線層を利用する。すなわち、同図に示 すようにカラム選択線として1層目のメタル層を用いる 場合には、いれ替えが行われるポリサイド層からなるビ ット線に対して、その上層に形成される1層目メタル配 線を用いるものである。このような1層目メタル配 用するという構成を採ることによってビット線クロス部 に専用の配線層が不要にできる。

【0298】上記ビット線と平行に延長されるカラム選択線との寄生容量を均一化するために、上記ビット線クロス部において、カラム選択線をビット線対の1ピッチ分だけずれるよう折り曲げるものである。これにより、2対からなるビット線に1本のカラム選択線が両方のビット線対に対して同等の寄生容量を持つようにすることがきるとともに、上記折り曲げ部を設けることによりビット線クロス部として利用できる。これにより、ビット線クロス部として格別なエリアが不要になり各種配線パターンの連続性を損なわないようにできる。

【0299】上記ビット線のクロス部を上層の配線層を利用して行う場合には、下地のメモリセルを構成するキャパシタや、アドレス選択用MOSFETの均一性に悪影響を与えることがない。上記のことから、メモリセルを構成するデバイス(キャパシタとMOSFET)の連続性及び均一性が保たれ、個々のビット線の特性マージンのバラツキを少なくできる。さらに、パターンの連続性やビット線コンタクトを離してクロス用コンタクトをとっているため製造条件及び加工条件に対して特に問題を起こさなくできる。

【0300】このことは、図96(A)に示した断面図及び同図(B)に示した模式図からも容易に理解できよう。同図(A)の断面図に示すように、ビット線のクロス部では、その下層のポリサイドからなるビット線対が相互に分離され、一方のビット線がポリサイドのままで他方のビット線の位置と入れ換わり、他方のビット線はその上層に形成される第1層目のメタル層により上記一方のビット線と交差して一方のビット線の位置に入れ換わるようにされるものである。

【0301】図97ないし図99には、シェアードセンスアンプ列とそれに対応したメモリセルアレイ部の一実施例のレイアウト図が示されている。図97において、右側に配置されるメモリセルアレイ部とシェアードMOSFETとの間には、段差緩衝領域を構成するダミー層69と70が設けられ、同図に縦方向に延長されるよう形成されている。この段差緩衝領域は、この実施例のように積層型メモリセルを用いた場合には、メモリセルアレイ部が他の周辺回路に比べて約1μm程度高くなってしまう。このため、メモリセルアレイ部と周辺回路部との段差が急になり配線層等の加工及び段差付近のコンタクトホールの開口が難しくなる。

50 【0302】そこで、同図に示すようにMOSFETの

ゲート電極と同時に形成される1層目ポリシリコン69 と、段差緩衝用ワード線70をダミー層として形成す る。この構成では、第100図の断面図から明らかなよ うに、上記のようなダミー層を設けることにより、メモ リセルアレイ部と周辺回路部との段差を緩やかにするこ とができる。また、この実施例では、この段差緩衝領域 を利用して、そこの部分にN+ 拡散層を形成し、電圧V DLを供給することによってメモリセルアレイ部のガー ドリング機能を持たせるものである。これにより、例え ば周辺回路側の動作により発生したマイノリティキャリ 10 アが、メモリセルアレイ部に到達して記憶電荷と結合し て保持時間が短くされてしまうことが防止できる。

【0303】図98には、上記図97の左側に配置され るYゲート (カラムスイッチMOSFET) 部とセンス アンプを構成するPチャンネルMOSFETのパターン 図が示されている。そして、図99には更に左側に配置 されるビット線プリチャージMOSFET、センスアン プを構成するNチャンネルMOSFET及びシェアード MOSFETと左側のメモリセルアレイ部のパターン図 が示されている。このように、左側のメモリセルアレイ 20 部とシェアードMOSFETとの間にも前記同様な段差 緩衝領域を設けるものである。

【0304】上記図97ないし図99において、61は ポリサイドからなるビット線であり、同図のように横方 向に延長するよう配置される。62は、カラム選択線で あり、前記の実施例と同様に第1層目のメタル層から構 成され、同図において横方向に延長するよう配置され る。63は、ポリシリコン層からなるワード線であり、 その上層に設けられる第2層目のメタル層68によって ワードシャントされる。これらのワード線は、同図にお 30 いて縦方向に延長するような配置される。64は、メモ リセルを構成するアドレス選択用MOSFETである。 同図では、パターンが複雑になるので記憶用キャパシタ は省略されている。65は、ビット線コンタクトであ り、前記実施例のようなパッドコンタクトがここに設け られる。66は拡散層である。67は入出力線 I/Oで あり、ワードシャントと同様に第2層目のメタル層によ り構成され、同図において縦方向に延長するよう配置さ れる。なお、段差緩衝領域を利用してシェアードMOS FETのゲートを構成するポリシリコンをシャントして 40 実質抵抗値を下げ、高速化するための第2層のメタル層 が形成されるものである。

【0305】図101ないし図108には、ワード線方 向のメモリセルアレイ部とそれに対応した周辺回路の一 実施例のパターン図が示されている。図101におい て、メモリセルアレイの左側に、上述のような段差緩衝 用領域が設けられる。この段差緩衝のために、ダミーの ポリシリコン配線78が設けられる。また、この段差緩 衝領域下の基板表面には、メモリセルアレイのガードリ る配線層が設けられる。

【0306】メモリセルアレイ部において、71は、拡 散層を示し、72はポリシリコン層からなるワード線を 示す。同図においては、キャパシタのパターンは省略さ れている。73は、前記のようなポリサイドからなるビ ット線であり、74はワードシャント用の2層目メタル 層である。75は、カラム選択線であり、1層目のメタ ル層から構成される。76は、ビット線コンタクトであ り、前記パッドコンタクトを用いている。

- 【0307】上記メモリセルアレイ部の左側には、段差 緩衝用領域を挟んでワードドライバが形成される。この ワードドライバにおいて、79はワードドライバ用MO SFETのゲートであり、80はドライバMOSFET のワード線と接続される出力側の1層目メタル層であ る。81は、MOSFETのソース、ドレイン拡散層と 接続するコンタクトである。上記ワードドライバの全体 は、上記図101の左側に対して図102ないし図10 5の順に左方向に延びるよう配置される。
- 【0308】図105に示した上記ワードドライバの更 に左端側には、図106及び図107に示すようにXデ コーダが左方向に延びるよう並んで配置される。図10 8には、上記図101に示したメモリセルアレイ部の右 端側、言い換えるならば、ワードドライバの出力が接続 されるワード線の他端側に設けられるワードクリア回路 の一実施例のパターン図が示されている。

【0309】同図においても、メモリセルアレイ部の右 端とワードクリア回路との間には、前記同様な段差緩衝 用領域が設けられる。そこには、段差緩衝用配線(ポリ シリコン) 兼ガードリングシャント99が設けられる。 同図において、91はワードクリア信号線であり、2層 目のメタル層により形成される。92は接地線であり1 層目のメタル層により形成される。93はワードクリア のゲートであり、ポリシリコン層から構成される。94 は拡散層である。95は上記段差緩衝用のダミーのポリ シリコン層である。96はワード線シャント層であり、 2層目メタル層により形成される。97はポリシリコン からなるワード線である。100は、ポリサイどからな るビット線である。黒の□は、コンタクト部を示してい

【0310】上記の実施例から得られる作用効果は、下 記の通りである。半導体チップの縦中央部と横中央部と からなる十文字エリアに周辺回路を配置し、上記十文字 エリアにより分割された4つの領域にはメモリアレイを 配置する。この構成では、チップの中央部に周辺回路が 配置されることに応じて、信号の最大伝達経路をチップ サイズのほゞ半分に短くできるから大記憶容量化を図っ たDRAMの高速化が図られるという効果が得られる。 また、半導体チップの縦中心線により2分割される両領 域に対して上記十文字エリアを設けて、上記同様なレイ ング用拡散層と、その上にはバイアス電圧VDLを与え 50 アウトを採ることにより、よりいっそうの大記憶容量化

あるいは高速化が可能になるという効果が得られる。

【0311】上記十文字エリアのうち、メモリアレイに接した縁にXデコーダ及びYデコーダを配置することにより、十文字エリアに設けられるアドレスバッファやプリデコーダとの信号伝達経路を短い距離にすることができる。これにより、合理的なレイアウトと高速化が可能になるという効果が得られる。

【0312】上記十文字エリアのうち、縦中央部又は横中央部のXデコーダに挟まれた領域には、メインアンプ、コモンソーススイッチ回路、及びセンスアンプ制御 10 信号発生回路とマット選択制御回路のうち少なくとも1つを配置する。これにより、十文字エリアに配置される周辺回路のうち、Xデコーダやセンスアンプ、入出力線I/Oに対応した回路がその近辺に設けられるから、メモリセルの選択回路や記憶情報の伝達経路のレイアウトを合理的にできるから高集積化と高速化が可能になるという効果が得られる。

【0313】上記十文字エリアのうち、縦中央部又は横中央部のYデコーダに挟まれた領域には、アドレスバッファ、制御信号に対応した制御ロジック回路及び欠陥数 20 済回路のうちの少なくとも1つのを配置する。この構成により信号の伝播経路に従った合理的なレイアウトが実現でき、それに応じて高速化が可能になるという効果が得られる。

【0314】上記十文字エリアのうち縦中央部と横中央部とが重なる中央部には、デコーダ入力用アドレス信号発生回路の少なくとも最終ドライバ回路及び内部で使用する電源発生回路のうち少なくとも1つを配置する。これにより、ワード線やカラム選択線の選択動作を行うX、Yデコーダに対して、その入力信号をチップの中央30からそれぞれに対応して四方に伝達させることになるため、信号の伝達経路が分割されて短くなること、及び負荷が分割されて軽くなるため高速化を実現できるという効果が得られる。

【0315】上記周辺回路のうち原理的にマイノリティキャリアを基板に注入する可能性を持つ回路を、上記十文字エリアの2本の中心線上またはその近傍に配置することにより、周辺回路をチップの中央に配置することによる前記高速化を図りつつ、メモリセルアレイ部に対するマイノリティキャリアの影響を最小にすることができ 40 るという効果が得られる。

【0316】十文字エリアにより4分割されるエリアに 形成されたメモリアレイは、センスアンプを含んだ同じ 大きさの複数からなる単位のメモリマットの集合体とし て構成する。この構成により、メモリセルの選択動作 を、マット内のメモリセル選択動作に上位アドレスによ るマット選択動作を加えて選択動作を2段階に振り分け ることができ、それに応じてデコーダが分割できるので デコード信号の負荷が軽くなり高速動作化が図られると いう効果が得られる。 72

【0317】上記十文字エリアにより4分割されるメモリアレイには、それぞれのメモリアレイを分割するようにXデコーダ又はYデコーダのうちの少なくとも一方を配置する。これにより、デコーダによりワード線又はカラム選択線が実質的に分割されることに応じてその長さを短くできるから、メモリセルの高速選択が可能になるという効果が得られる。

【0318】上記単位のメモリマットは、マット選択信号に基づきメモリセル選択動作のための各種タイミング信号を発生する制御回路を設ける。これにより、メモリマット内では最適化されたタイミングで時系列的な動作シーケンスを実施できるから、多数のメモリブロックからなるであろう大記憶容量のDRAMにおいて、異なるメモリブロック間相互でのタイミングマージンを採る必要がないから、高速メモリアクセスと動作マージンの向上を図ることができるという効果が得られる。また、動作するメモリマット数を変更することが容易となり、品種展開(ロウパワー化)が容易になるという効果が得られる。

) 【0319】上記単位のメモリマットは、隣接する一対 のメモリマットを1つのサブブロックとして、そのサブ ブロック毎に上記メモリマットを制御する制御回路を設 ける。この構成では、サブブロックの中で1つのメモリ マットを選択する構成がとれるから制御回路を複数のメ モリマットに共通に用いることができ高集積化と高速化 が可能になるという効果が得られる。

【0320】上記単位のメモリマットは、軸対称的な関係にある一対のサブブロックにより構成することにより、制御回路をより多くのメモリマットに共通に用いることができ高集積化と高速化が可能になるという効果が得られる。

【0321】上記制御回路を上記マット選択信号、サブブロック選択信号又はブロック選択信号により活性化させることにより、非選択マット又はサブブロックでの無駄な電流消費を抑えることができるから低消費電力化が図られるという効果が得られる。

【0322】上記制御回路として、相補データ線のプリチャージ、センスアンプの活性化、シェアードセンスアンプの制御、Xデコーダの活性化、Yデコーダ回路の活性化、ワードドライバの活性化、共通入出力線の選択、メインアンプの選択、又はメインアンプの活性化のうち少なくとも1つの制御を行うようにする。これにより、マット内での動作シーケンス制御の最適化が図られるという効果が得られる。

【0323】上記メモリマットに対して、それに属するワード線、相補データ線を選択するための選択信号が供給されるようにする。この構成では、選択信号はプリデコード回路で形成することなり、デコーダ回路の合理的な分割が可能になるという効果が得られる。

50 【0324】上記単位のメモリマットに属するワード線

又は相補データ線を選択するための選択信号を形成する 回路を、複数のメモリマット又はサブブロックに対して 共通に設けられるようにすることにより、マッット制御 信号の余分な引き回しがなくなるのでロウパワー化と高 速化が可能になるという効果が得られる。

【0325】上記メモリマット又はメモリブロックを選 択するアドレス信号として、専用のアドレスバッファを 用いて入力する。この構成により、マッツト選択信号を 形成するアドレス信号は、冗長回路に設けられる多数の アドレス比較回路等の比較的大きな負荷容量と分離でき 10 るから高速化が可能になり、メモリセルアレイの選択動 作に先行してマット選択動作を行うことが可能になると いう効果が得られる。

【0326】上記十文字エリアの領域内にボンディング パッドの一部又は全部を配置させる。これにより、チッ プの中央部から信号き授受を行うようにすることができ るから、信号の伝達経路がチップの中央部から周辺に向 かってほゞ4方に広がりながら伝えられるいう構成とな り、チップの大型化にかかわらず信号伝達経路を短くで きるから高速化が可能になるという効果が得られる。 【0327】上記十文字エリアのうち縦中央部にボンデ ィングパッドの全部を2列にジグザグ状に配置する。こ れにより、多数のボンディングパッドを効率よく配置で き、高集積化が可能になるという効果が得られる。

【0328】上記十文字エリアのうち縦中央部に並んで 配列されたボンディングパッドは、LOCリードフレー ムに対してボンディングを行うようにすることにより、 リードフレームを電源供給用のパッドに対しては配線の 一部とみなしたり、入力回路に近接してボンディングパ ッドを設けることができるから、レベルマージンの改善30 と高速化が図られるという効果が得られる。

【0329】上記ボンディングパッドのうち、回路の電 源電圧と接地電位を与えるパッドは、それを必要とする 回路ブロックに応じて適当な間隔をおいて複数個設ける とともに、回路の電源電圧と接地電位をそれぞれ与える 共通のLOCリードフレームにそれぞれ接続させること により、回路動作に伴うノイズレベルを小さく抑えるこ とができるから動作マージンの向上を図ることができる という効果が得られる。

【0330】上記ボンディングパッドのうち、接地電位 40 を与えるパッドは、活性化されるセンスアンプ列のチッ プ分布に従って複数個設ける。これにより、そのセンス アンプの増幅動作による比較的大きな電流が対応するパ ッドから供給されるため、他の回路の接地電位に発生す るノイズレベルを低く抑えることができるから、動作マ ージンの拡大を図ることができるという効果が得られ る。

【0331】半導体チップの縦中央部と横中央部とから なる十文字エリアに周辺回路とボンディングパッドを配 はメモリアレイを配置するとともに半導体チップの四隅 に段差を設ける。これにより、チップのコーナーにおい てモールドレジンからの応力が直接メモリセル部にかか るのを防ぐことができるという効果が得られる。

【0332】上記半導体チップの四隅に設けられる段差 は、メモリアレイ部の製造工程と同じ工程により形成さ れる配線層を積み重ねることにより構成することによ り、製造工程を追加することなくモールドレジンからの チップにかかる応力を分散させることができるという効 果が得られる。

【0333】半導体チップの縦中央部と横中央部とから なる十文字エリアに周辺回路を配置し、上記十文字エリ アにより分割された4つの領域にはメモリアレイを配置 し、半導体チップの最外周には基板と同一導電型の高濃 度拡散層を配置して基板バックバイアス電圧を供給する るともとに、その内側に上記基板と逆導電型の拡散層か らなるガードリングを配置してそこに電源電圧を供給す る。この構成により、メモリアレイ部に対する不所望な ノイズの浸入を防ぐことができるという効果が得られ 20 る。

【0334】外部端子から供給される電源電圧により動 作し、基準電圧を受けるインピーダンス変換用の出力バ ッファとからなる内部回路の動作電圧を形成する内部降・ 圧電圧発生回路を内蔵させる。この構成では、素子の微 細化に伴う耐圧の低下に応じて動作電圧を低くできるこ と、及び動作電圧の低下により低消費電力化を図ること ができるという効果が得られる。また、基準定電圧によ り降圧電圧を形成するので、外部電源電圧の変動の影響 を受けることがないので、内部回路の動作の安定化が可 能になるという効果が得られる。

【0335】上記内部降圧電圧発生回路としてメモリア レイ用電圧と、周辺回路用電圧とに分けることにより、 回路動作によるノイズの発生を防止することができると いう効果が得られる。

【0336】上記内部降圧電圧発生回路により形成され る降圧電圧は、それが供給される入力バッファ回路のロ ジックスレッショルド電圧の約2倍の電圧に設定する。 これにより、動作電圧を有効に利用でき入力レベルマー ジンの拡大を図ることができるという効果が得られる。 【0337】上記インピーダンス変換動作を行う出力バ ッファの出力回路をCMOS構成とし、そのうちの電源 電圧側のPチャンネルMOSFETを介して電源電圧を 選択的に出力させる機能を持たせる。これにより、特別 な回路を付加することなく、内部の動作電圧を外部から 供給される電源電圧に切り換える機能を持たせることが できるという効果が得られる。この電圧切り換え機能 は、例えばエージング等に利用できる。

【0338】内部降圧電圧発生回路により形成された降 圧電圧で動作する内部回路により形成された出力すべき 置し、上記十文字エリアにより分割された4つの領域に 50 信号を、レベル変化回路を通して外部から供給される電

源電圧に従ったレベルに変換してソースフォロワ出力M OSFETを駆動する。この構成では、出力信号のレベル振幅を大きく採れるとともに駆動信号の振幅が大きくなるので動作の高速化が可能になるという効果が得られる

【0339】上記出力MOSFETには、上記内部回路で形成された比較的小さな信号振幅の信号で駆動される出力MOSFETを並列に設ける。これにより、比較的早いタイミングで出力信号の変化を開始させることができるから、信号の変化を比較的長い時間に渡って直線的10に行わせることができるため、出力の動作速度を犠牲にすることなく出力信号変化時の電源線や接地線に発生するノイズレベルを低減させることができるという効果が得られる。

【0340】上記内部降圧電圧発生回路により形成された内部電圧を、テストモードによりデータ出力バッファを出力ハイインピーダンス状態にしておいて、その出力端子からブートストラップ電圧又は外部電源電圧レベルの信号によりスイッチ制御されるスイッチMOSFETを介して選択的に出力させる。これにより内部電源回路 20が正常に動作しているか否かをモニタすることができ高信頼化を図ることができるという効果が得られる。

【0341】ワード線やシェアードセンスアンプの選択信号として、上記内部降圧電圧を昇圧して形成された高電圧を動作電圧とする選択回路により形成する。これにより、昇圧電圧が外部電源に影響されることなく安定にできるととともに、ワード線等の選択動作を高速にできるという効果が得られる。

【0342】メインアンプを中心にして対称的にメモリセルアレイを配置し、メモリセルアレイ選択信号に対応 30 してスイッチ制御されるスイッチMOSFETを介して選択的に上記メモリセルアレイの入出力線をメイアンプに接続させる。この構成により、メインアンプの数を減らせるとともに、入出力線の実質的な配線長を短くできるから高速化が可能になるという効果が得られる。

【0343】上記メモリセルアレイとして、シェアードセンスアンプを採用し、左右の分けられたメモリマットに対応した入出力線をそれぞれを設けるとともに、そのマット選択信号に対応してスイッチ制御されるスイッチMOSFETを介して共通のメインアンプに接続する。この構成では、シェアードセンスアンプ方式によるデータ線長を短くできるとともに、それに対応して入出力線も分割するので入出力線の配線容量も半減できるから高速化が可能になるという効果が得られる。

【0344】上記メモリセルアレイとして、前記の単位 のメモリマットとすることにより、メインアンプの数の 低減と、それに結合される入出力線の配線長さを短くで きることにより高速動作を実現できるという効果が得ら れる。

【0345】制御信号によりワード線の選択信号を受け 50 要最小に形成することがでる。これにより高集積化と寄

てそれを保持させるラッチ回路を設けて、そのラッチ回路の出力信号によりワード線駆動信号を形成する。これにより、ワード線を順次多重選択させることができるから、エージング等を効率良く行うようにすることができるという効果が得られる。

【0346】テストモードのときシェアードセンスアンプに対して左右の両方の相補データ線を接続させるモードを設ける。これにより、相補データ線の容量が約2倍となることに応じて相対的にメモリセルからの信号量が1/2に減少するため、信号量のマージンテストを簡単に実施できるという効果が得られる。

【0347】ファンクション設定モードとして、複数ビットからなるアドレス端子からそれに対応した複数ビットからなるディジタル信号を入力し、内部回路の状態をそのディジタル信号に対応した電圧又は遅延時間に設定する機能を持たせる。これにより、内部動作電圧や信号遅延の変更が容易になり、内部テストを効率よく行うことができるという効果が得られる。

【0348】所定の制御信号により外部からリセット又 は初期値セット機能を付加したリフレッシュアドレスカ ウンタ回路を設ける。これにより、リフレッシュ動作を 上記ワード線の多重選択や各種読み出し/書き込みテス ト用アドレス選択に利用することができるという効果が 得られる。

【0349】内部回路の動作電圧を形成する内部電源電 圧発生回路を備え、その内部電圧に基づいた電圧と外部 から与えられた電圧と比較して、その比較結果の2値信 号を出力させる。この構成により内部の動作電圧を高い 精度でモニタできるという効果が得られる。

- 0 【0350】CMOS構成のDRAMにおけるセンスアンプ、入力バッファの初段回路、出力バッファの最終段「回路、メインアンプの初段回路、入出力線のプルアップMOSFET、相補データ線及び相補入出力線のショートMOSFET及びチャージボンプ回路を構成するダイオード形態のMOSFETのうち、少なくとも1つの回路に用いられるMOSFETのしきい値電圧を他の回路に用いられるMOSFETより低しきい値電圧を持つものとする。これにより、動作の高速化が可能になるという効果が得られる。
- つ 【0351】カラムスイッチMOSFET、セシスアンプを構成するMOSFET、プリチャージMOSFET、ア・ショートMOSFET、ワード線駆動用MOSFET及びシェアードセンスアンプのカット用MOSFETのうち少なくとも1種類のMOSFETは、そのソース、ドレインコンタクトとして、メモリセルのアドレス選択用MOSFETのソース、ドレインコンタクトと同様なパッドコンタクトを用いる。これにより、そのソース、ドレインコンタクトとしてメモリセルと同様にセフルアライン技術が利用でき、ソース、ドレイン領域を必り、関係はビビばなスとなって、これにより立体がなり、関係はビビばなスとなって、これにより立体がなり、関係はビビばなスとなって、これにより立体がなり、関係はビビばなスとなって、これにより立体がなり、関係はビビばなスとなって、これにより立体がなり、関係はビビばなスとなって、これにより立体がなり、関係はビビばなスとなって、これにより立体がなり、関係はビビばなスとなって、これによりである。

生容量を小さくできることによる高速化が可能になると いう効果が得られる。

【0352】ビット線クロス方式におけるクロス部に、 その上に形成されるカラム選択線を構成するために用い られる第1層目のメタル層を利用することにより、クロ ス部を構成する配線が不要になるとともに、下地のキャ パシタやMOSFETの均一性に悪影響を与えなくでき るという効果が得られる。

【0353】カラム選択線を2対のビット線に対応させ るとともに、ビット線クロス部の前で一方のビット線対 10 から他方のビット線対にオーバーラップするように折り 曲げて配置することにより、特別なクロス配線領域が不 要になるとともに、カラム選択線とビット線との寄生容 量を均一化することができるという効果が得られる。

【0354】積層型からなるメモリセルアレイ部とその 周辺回路部との間に、ダミーの配線層からなる段差緩衝 用領域を設けることにより、配線の加工が容易になると いう効果が得られる。

【0355】上記段差緩衝用領域下にガードリングを配 置することにり、特性の安定化が可能になるという効果 20 が得られる。

【0356】センスアンプを含んだ同じ大きさの複数か 、らなる単位のメモリマットの集合体から構成されるメモ リアレイを持ち、各メモリマットに対して冗長用ワード 線及び/又は冗長用データ線を設けるとともに、上記全 てのメモリマットから構成される冗長ワード線及び/又 はデータ線の総数より少なく、1つのメモリマットに設 けられる冗長ワード線及び/又はデータ線の数より多い 数からなる冗長用回路を設けて、それを上記各メモリマ ットに共通に用いるようにする。これにより、欠陥救済 30 に必要な回路規模を小さくできるから高集積化と低消費 電力化を図ることができるという効果が得られる。

【0357】上記冗長回路として、不良アドレス記憶回 路とアドレス比較回路とを含み、それに対応したX、Y アドレスバッファに近接して設ける。これにより、信号 伝達経路を最短にできるから動作の高速化と高集積化が 可能になるという効果が得られる。

【0358】ワード線又はカラム選択回路の出力部にお いて、複数のワード線又はカラム選択線とそれぞれ交差・ する配線を持つ予備ワード線又は予備カラム選択線を形 40 成しておき、不良ワード線又は不良データ線が発生した とき、レーザー光線の照射によって上記ワード線又はカ ラム選択回路の出力線を不良ワード線又は不良データ線 に対応したカラム選択線から切断させるとともに予備ワ ード線又は予備カラム選択線に接続させることより欠陥 救済を行う。この構成では、不良アドレスの記憶回路や 比較回路が不要になるから、高集積化と高速化及び低消 費電力化を図ることができるという効果が得られる。

【0359】 Y系の多重選択による多ピット同時テスト モードのとき、欠陥救済が行われたメモリブロック又は 50 第6、第7及び第8デコード回路を配置し、前記第2領

78

YS線のみ冗長データ線又は冗長YS線に切り換えるよ うにする。これにより、上記多ビット同時テスト機能に よるテスト時間の短縮化を図りつつ用意する冗長データ 線又は冗長YS線の数を減らすことができるという効果 が得られる。(51)データ線をX、Y又は内部で形成 されたブロックアドレス、あるいはこれらの組み合わせ により複数ブロックに分割し、これらの信号を利用して 欠陥が存在するブロックのみ冗長データ線又は冗長YS 線に切り換えるようにすることにより、用意する冗長デ ータ線又は冗長YS線の数を減らすことができるという 効果が得られる。

【0360】ワード線をX又は内部で形成されたブロッ クアドレス、あるいはこれらの組み合わせにより複数ブ ロックに分割し、これらの信号を利用して欠陥が存在す るブロックのみ冗長ワード線に切り換えるようにするこ とにより、用意する冗長ワード線の数を減らすことがで きるどいう効果が得られる。

【0361】上記ブロックアドレスとして、不良アドレ スをプログラムする手段と同じプログラム手段を用いる ことによって、プログラムの簡素化を図ることができる という効果が得られる。

【0362】以上本発明者によりなされた発明を実施例 に基づき具体的に説明したが、本願発明は前記実施例に 限定されるものではなく、その要旨を逸脱しない範囲で 種々変更が可能であることはいうまでもない。例えば、 ダイナミック型RAMの記憶容量としては、前記のよう に16Mビットの他、4Mビットのようにそれより少な いもの、あるいは64Mビットのようにそれより大きい ものであってもよい。また、アドレス入力としてXアド レスとYアドレスとをそれぞれ独立した端子から供給す るというノンマルチ方式とし、それに応じて記憶容量を 約8Mビットや24Mビットのようにするものであって もよい。

【0363】この発明は、前記のような大記憶容量を持 つ半導体記憶装置や大きな回路規模を持つ各種半導体装 置に広く利用することができるものである。

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 記の通りである。すなわち、半導体基板主面の実質的に 長方形領域にその短辺を横切る中央線に沿って第1方向 に延びる第1領域と、その長辺を横切る中央線に沿って 前記第1領域と交差する第2方向に延びる第2領域を設 けて前記長方形領域を第3、第4、第5及び第6領域に 分割して各々に第1、第2、第3及び第4メモリアレイ を設け、前記第1領域と、前記第1から第4メモリアレー イとのそれぞれの接線に沿って第1、第2、第3及び第 4デコード回路を配置し、前記第2領域と、前記第1か ら第4メモリアレイとのそれぞれの接線に沿って第5、

域に設けられた複数のボンディングパッドを設けること により、大記憶容量化又は大規模集積化と高速化を図る ことができる。

## 【図面の簡単な説明】

【図1】この発明が適用されたダイナミック型RAMの 一実施例を示す基本的レイアウト図である。

【図2】この発明に係るDRAMの一実施例を示す全体 レイアウト図である。

【図3】この発明が適用されたダイナミック型RAMの ボンディングパッドの詳細な配置を示すレイアウト図で 10 ある、

【図4】この発明が適用されたダイナミック型RAMの 「のアドレス割り付けの一実施例を示すブロック図であ

【図5】この発明に係るダイナミック型RAMにおける 制御信号に着目した一実施例を示すブロック図である。

【図6】この発明に係るダイナミック型RAMの動作シ ーケンスに着目した一実施例を示すブロック図である。

【図7】この発明に係るダイナミック型RAMの電源供 給線とそれに関連する内部電源回路とパッドの関係を具 20 体的に説明するためのレイアウト図である。

【図8】 この発明に係るダイナミック型RAMにおける 回路の接地線とそれに関連する内部電源回路とパッドの 関係を具体的に説明するためのレイアウト図である。

【図9】この発明に係る入力保護回路の一実施例を示す 具体的レイアウトと断面図である。

【図10】この発明に係るダイナミック型RAMの外部 電源電圧用パッドに設けられる入力保護回路の一実施例 を示す具体的レイアウト図である。

【図11】この発明に係る半導体チップの周辺部の一実 30 施例を示すレイアウト図である。

【図12】図11の半導体チップのコーナー部の概略断 面図である。

【図13】図11の半導体チップの最外周の概略断面図 である。

【図14】この発明に係るダイナミック型RAMの他の 一実施例を示す基本的レイアウト図である。

【図15】この発明に係るダイナミック型RAMの他の 一実施例を示す基本的レイアウト図である。

【図16】この発明に係るダイナミック型RAMの更に 40 他の一実施例を示す基本的レイアウト図である。

【図17】この発明に係るダイナミック型RAMにおけ るメモリマットの他の基本的構成とそれを組み合わせて 構成されるメモリブロックの一実施例を示す構成図であ

【図18】この発明に係るダイナミック型RAMにおけ るメモリマットの他の基本的構成とそれを組み合わせて 構成されるメモリブロックの一実施例を示す構成図であ る。

80 るメモリマットの他の基本的構成とそれを組み合わせて

構成されるメモリブロックの一実施例を示す構成図であ

【図20】この発明に係るダイナミック型RAMにおけ るメモリマットの他の基本的構成とそれを組み合わせて 構成されるメモリブロックの一実施例を示す構成図であ

【図21】この発明に係るダイナミック型RAMにおけ るサブブロックの基本的構成とそれを組み合わせて構成 されるメモリブロックの他の一実施例を示す構成図であ

【図22】この発明に係るダイナミック型RAMに用い られるリードフレームの一実施例を示す平面図である。

【図23】この発明に係るダイナミック型RAMに用い られるリードフレームと半導体チップとの接続例を示す 概略側面図である。

【図24】この発明に係るダイナミック型RAMの一実 施例を示す外観と内部透視図である。

【図25】この発明に係るダイナミック型RAMの一実 施例を示す外部端子のピン配置図である。

【図26】この発明に係るダイナミック型RAMにZI P型パッケージを用いた場合の一実施例を示す外部端子 のピン配置図である。

【図27】この発明に係るダイナミック型RAMにSO J型パッケージを用いた場合の一実施例を示す外部端子 のピン配置図である。

【図28】 この発明に係るダイナミック型RAMにおけ るRAS系のコントロール回路の一実施例を示す一部回 路図である。

【図29】この発明に係るダイナミック型RAMにおけ るコントロール回路の一実施例を示す他の一部回路図で

【図30】この発明に係るダイナミック型RAMにおけ るコントロール回路の一実施例を示す他の一部回路図で ある。

【図31】この発明に係るダイナミック型RAMにおけ るXアドレスバッファの一実施例を示す回路図である。

【図32】この発明に係るダイナミック型RAMにおけ るXアドレス信号A9とA10に対応したアドレスバッ ファ回路の一実施例を示す回路図である。

【図33】この発明に係るダイナミック型RAMにおけ るXアドレス信号A11に対応したアドレスバッファの 一実施例を示す回路図である。

【図34】この発明に係るダイナミック型RAMにおけ るXアドレス信号A8に対応したアドレスバッファの一 実施例を示す回路図である。

【図35】この発明に係るダイナミック型RAMにおけ るロウ系のプリデコーダの一実施例を示す一部回路図で ある。

【図19】この発明に係るダイナミック型RAMにおけ 50 【図36】この発明に係るダイナミック型RAMにおけ

07/21/2003, EAST Version: 1.03.0002

るX系の冗長回路の一実施例を示す回路図である。

【図37】この発明に係るダイナミック型RAMにおけ るワード線の選択を行うデコーダ回路の一実施例を示す 一部回路図である。

【図38】この発明に係るダイナミック型RAMにおけ る冗長ワード線の選択を行うデコーダ回路の一実施例を 示す一部回路図である。

【図39】この発明に係るダイナミック型RAMにおけ るセンスアンプを活性化させるタイミング発生回路の一 実施例を示す回路図である。

【図40】この発明に係るダイナミック型RAMにおけ るメモリマットに設けられる制御回路の一実施例を示す 一部回路図である。

【図41】この発明に係るダイナミック型RAMにおけ るXデコーダ,ワード線駆動回路,シェアード制御線駆 動回路の一実施例を示す回路図である。

【図42】この発明に係るダイナミック型RAMにおけ るメモリセルアレイの一実施例を示す回路図である。

【図43】この発明に係るダイナミック型RAMにおけ 回路図である。

【図44】この発明に係るダイナミック型RAMにおけ るCAS系のコントロール回路の一実施例を示す一部回 路図である。

【図45】この発明に係るダイナミック型RAMにおけ るYアドレスバッファの一実施例を示す回路図である。 【図46】この発明に係るダイナミック型RAMにおけ るY系の冗長回路の一実施例を示す一部回路図である。 【図47】この発明に係るダイナミック型RAMにおけ るY系の冗長回路の一実施例を示す他の一部回路図であ 30 る.

【図48】この発明に係るダイナミック型RAMにおけ るY系の冗長回路の一実施例を示す一部回路図である。 【図49】この発明に係るダイナミック型RAMにおけ るY系のアドレス信号のプリデコーダ回路の一実施例を 示す回路図である。

【図50】この発明に係るダイナミック型RAMにおけ るカラム選択信号を形成するY系デコーダの一実施例を 示す回路図である。

【図51】この発明に係るダイナミック型RAMにおけ 40 るニブルカウンタ回路の一実施例を示す回路図である。 【図52】この発明に係るダイナミック型RAMにおけ るY系の制御信号を形成するコントロール回路の一実施 例を示す一部回路図である。

【図53】この発明に係るダイナミック型RAMにおけ る動作モード判定回路の一実施例を示す回路図である。 【図54】この発明に係るダイナミック型RAMにおけ るY系のコントロール回路の一実施例を示す一部回路図 である。

【図55】この発明に係るダイナミック型RAMにおけ 50

るWE系のコントロール回路の一実施例を示す一部回路 図である。

【図56】この発明に係るダイナミック型RAMにおけ るWE系のコントロール回路の一実施例を示す他の一部 回路図である。

【図57】この発明に係るダイナミック型RAMにおけ るデータ入力バッファの一実施例を示す回路図である。 【図58】この発明に係るダイナミック型RAMにおけ るメインアンプ制御回路の一実施例を示す回路図であ 10 る。

【図59】この発明に係るダイナミック型RAMにおけ るメインアンプの一実施例を示す回路図である。

【図60】この発明に係るダイナミック型RAMにおけ るメインアンプのデータの出力制御回路の一実施例を示 す回路図である。

【図61】この発明に係るダイナミック型RAMにおけ るメインアンプの出力制御回路の一実施例を示す回路図 である。

【図62】この発明に係るダイナミック型RAMにおけ るリフレッシュアドレスカウンタ回路の一実施例を示す 20 .るデータ出力バッファの一実施例を示す回路図である。 【図63】この発明に係るダイナミック型RAMにおけ るテスト回路の一実施例を示す一部回路図である。 【図64】この発明に係るダイナミック型RAMにおけ るテスト回路の一実施例を示す他の一部回路図である。 【図65】この発明に係るダイナミック型RAMにおけ る動作モードを指定する制御回路の一実施例を示す回路

> 【図66】この発明に係るダイナミック型RAMにおけ るその他の制御回路の一実施例を示す回路図である。

【図67】この発明に係るダイナミック型RAMにおけ る基板バックバイアス電圧発生回路の一実施例を示す回 路図である。

【図68】この発明に係るダイナミック型RAMにおけ る内部昇圧電圧発生回路の一実施例を示す回路図であ

【図69】この発明に係るダイナミック型RAMにおけ る内部降圧電圧発生回路の一実施例を示す回路図であ る。

【図70】この発明に係るダイナミック型RAMにおけ るRAS系の動作の一例を示すタイミング図である。 【図71】この発明に係るダイナミック型RAMにおけ るRAS系の動作の一例を示すタイミング図である。 【図72】この発明に係るダイナミック型RAMにおけ るRAS系の動作の一例を示すタイミング図である。 【図73】この発明に係るダイナミック型RAMにおけ るXアドレスバッファの動作の一例を示すタイミング図

【図74】この発明に係るダイナミック型RAMにおけ るCAS系の動作の一例を示すタイミング図である。

【図75】この発明に係るダイナミック型RAMにおけ

るCAS系のアドレス選択動作の一例を示すタイミング 図である。

【図76】この発明に係るダイナミック型RAMにおけるライト動作の一例を示すタイミング図である。

【図77】この発明に係るダイナミック型RAMにおけるYアドレスバッファの動作の一例を示すタイミング図である。

【図78】この発明に係るダイナミック型RAMにおけるテストモードの動作の一例を示すタイミング図である。

【図79】この発明に係るダイナミック型RAMにおけるCAS系の動作の一例を示すタイミング図である。

【図80】この発明に係るダイナミック型RAMにおけるCAS系の動作の一例を示すタイミング図である。

【図81】この発明に係るダイナミック型RAMにおけるCAS系の動作の一例を示すタイミング図である。

【図82】この発明に係る欠陥救済法を説明するための他の一実施例を示すブロック図である。

【図83】この発明に係る欠陥救済法を説明するための 他の一実施例を示すブロック図である。

【図84】この発明に係るダイナミック型RAMにおけるワード線のテスト法を説明するための一実施例の波形と回路図である。

【図85】この発明に係るダイナミック型RAMにおける信号量マージンテスト法を説明するため一実施例を示す回路と波形図である。

【図86】この発明に係るダイナミック型RAMにおけるファンクションセットモードの他の一実施例を示すブロック図である。

【図87】この発明に係るダイナミック型RAMにおけ 30 るリフレッシュアドレスカウンタの他の一実施例を示す 波形と回路図である。

【図88】この発明に係るダイナミック型RAMにおける内部電源モニタ方法の他の一実施例を示すブロック波形図である。

【図89】この発明に係るダイナミック型RAMにおけるマルチビットテスト法の原理を説明するための回路と波形図である。

【図90】この発明に係るダイナミック型RAMにおけるビット線方向の素子構造断面図である。

【図91】この発明に係る欠陥救済法を説明するための 概念図である。

【図92】この発明に係るダイナミック型RAMにおけるメインアンプとメモリセルアレイのレイアウトの一実施例を示すブロック図である。

【図93】この発明に係るダイナミック型RAMにおけるメインアンプとメモリセルアレイのレイアウトの他の一実施例を示すブロック図、

【図94】この発明に係る半導体チップの他の一実施例を示す基本的レイアウト図である。

84

【図95】この発明に係るメモリセルアレイの一実施例 を示すパターン図である。

【図96】この発明に係るダイナミック型RAMにおけるビット線クロス部を説明するための断面と模式図である。

【図97】この発明に係るダイナミック型RAMにおけるビット線方向のシェアードセンスアンプ列部とそれに対応したメモリセルアレイ部の一実施例を示す一部のパターン図である。

10 【図98】この発明に係るダイナミック型RAMにおけるビット線方向のシェアードセンスアンプ列部とそれに対応したメモリセルアレイ部の一実施例を示す一部のパターン図である。

【図99】この発明に係るダイナミック型RAMにおけるビット線方向のシェアードセンスアンプ列部とそれに対応したメモリセルアレイ部の一実施例を示す一部のパターン図である。

【図100】この発明に係るダイナミック型RAMにおける段差緩衝領域の断面図である。

20 【図101】この発明に係るダイナミック型RAMにおけるワード線方向のメモリセルアレイ部とそれに対応したワードドライバの一実施例を示すパターン図である。

【図102】図101に対応したワードドライバの一実 施例を示す一部パターン図である。

【図103】図101に対応したワードドライバの一実施例を示す一部パターン図である。

【図104】図101に対応したワードドライバの一実施例を示す一部パターン図である。

【図105】図101に対応したワードドライバの一実 施例を示す一部パターン図である。

【図106】図101に対応したXデコーダの一実施例を示す一部パターン図である。

【図107】図101に対応したXデコーダの一実施例を示す一部パターン図である。

【図108】この発明に係るダイナミック型RAMにおけるワード線方向におけるメモリセルアレイ部とワードクリア回路の一実施例を示すパターン図である。


## 【符号の説明】

DV1…Yアドレスドライバ、DV2…Xアドレスドライバ、DV3…マット選択ドライバ、1…外部電源用パッドVCCE、2…外部電源用パッドVCCE、3…内部降圧電源回路(VCC)、4…内部降圧電源回路(VDL)、5…VCC配線、6…VDL配線、7…データ出力バッファ用の電源パッドVCCE、11…ワードクリア、ワード線ラッチ用の接地電位供給用パッド、12…センスアンプのコモンソース用接地電位パッド、13…データ出力バッファ用パッド、14…内部降圧電源回路、アドレスバッファ用接地電位パッド、15…その他の回路用の接地電位パッド、21…モールド樹脂、22 …リードフレーム、23…チップ、24…フィルム、2


07/21/2003, EAST Version: 1.03.0002

5…金ワイヤ、26…接着剤A、27…接着剤B、28 …絶縁体、29…接着剤C、30…接着剤D、31…モ ールド樹脂、32…リードフレーム、33…チップ、3 4…フィルム、35…金ワイヤ、36…バスバーリー ド、37…吊りリード、38…ボンディングパッド、3 9…インディックス、41…P基板、42…P型WEL L、43…N型WELL、44…N+ 拡散層、45…P + 拡散層、46…ポリシリコン (ゲート、ワード線)、 47…ポリシリコン(パッドコンタクト)、48…ポリ コン(キャパシタプレート)、50…ポリサイド(ビッ ト線)、51…1層目のメタル(タングステン)、52 …2層目のメタル(アルミニュウム)、5…第1ゲート 絶縁膜(MOSFET)、54…第2ゲート絶縁膜(キ ャパシタ)、61…ビット線(ボリサイド)、62…カ ラム選択線(1層目メタル)、63…ワード線(ポリシ リコン)、64…MOSFET、65…ビット線コンタ クト、66…拡散層、67…入出力線、68…ワードシ


ャント、69,70…ダミーの配線層、71…拡散層、 72…ワード線 (ポリシリコン)、73…ビット線 (ポ リサイド)、74…ワード線シャント(2層目メタル 層)、75…カラム選択線(1層目メタル層)、76… ビット線コンタクト(パッドポリシリコン使用)、77 …メモリセルアレイのガードリング用拡散層、78…段 差緩衝用配線(ポリシリコン)、79…ワードドライバ のゲート、80…ワード線(ドライバMOSFETの出 力側配線)、81…拡散層コンタクト、91…ワードク シリコン (キャパシタストアノード)、49…ポリシリ 10 リア信号線 (2層目メタル層)、92…接地線 (1層目 メタル層)、93…ワードクリアのゲート(ポリシリコ ン)、94…拡散層、95…段差緩衝用配線(ポリシリ コン)、96…ワード線シャント層(2層目メタル 層)、97…ワード線(ポリシリコン)、98…メモリ セルアレイのガードリング用拡散層、99…段差緩和用 配線(ポリシリコン兼ガードリングシャント層)、10 0…ビット線(ポリサイド)。




【図2】




【図3】




【図4】




【図5】







【図9】




【図10】




【図11】




【図24】





07/21/2003, EAST Version: 1.03.0002






07/21/2003, EAST Version: 1.03.0002





07/21/2003, EAST Version: 1.03.0002


【図25】




【図27】

4M×4 DRAM 16M×1 DRAM								
$\rightarrow$	VCCE	1	28	VSS	<b>←</b>			
DQ1	.D	2	27	Ø	DQ4			
DQ2	NC	3	26	NC	DQ3			
$\rightarrow$	WE	4	25	CAS	←			
$\rightarrow$	RAS	5	24	NC	ŌĒ			
$\rightarrow$	A11	6	23	A9	←			
			1.9					
<b>→</b>	A10	9	20	A8	<b>←</b>			
$\rightarrow$	_AO_	10	19	A7	<b>+</b>			
<b>&gt;</b>	Al	11	18	A6	<b>←</b>			
$\rightarrow$	A2	12	17	A5	←			
$\rightarrow$	_A3	13	16	A4	<del>-</del>			
$\rightarrow$	VCCE	14	_15	VSS	<b>←</b>			


【図28】




【図29】




【図31】




【図34】







【図33】




【図35】






_		
Z	00000000 0-004506	ᲓᲓᲓᲓᲓᲓᲓ 01-2248
×	4 4 4 4 4 4 4 4 8 8 8 8 8 8	7 7 7 7 7 8 7 8 1 8 1 8
-	พม ผม ผม ผม ผม ผม ผม ผม ผม ผม ผม ผม ผม ผม	က် က က က က က က က က က က က က က က က က က က က
	22222222222222222222222222222222222222	55 58 58 58 58


【図36】




【図37】




【図38】





	J	K	
0	1	2	0
3	4 :	5 1	_ i {
6	7 :	8	أف
1 9	10	11	₹






【図41】









【図42】

【図91】


(A) WLO RWL2 RWL2 MATOL MAT2L RWL1 RWLO (B) SA SA (C) MATOL MAT2L MATI MATZR MATZR MATER MATER HAYR YDEC YDEC ऊ द्ध YDEC YDEC MATTER AND LALLER RERE MATOL SA OR SA



【図44】




【図45】




I = 0,1,2,3,4,5,6,7,8,9,10,11

【図47】


【図46】




【図48】




TABEB




【図52】





【図53】




ав	A.	N.M.	AHF08
0	RF	WF	4
CK	<b>R</b>	R1	ļ Ā
۵	53	<b>W</b>	









【図54】




【図55】




【図56】




【図57】




【図58】







【図60】




【図59】 10:00 -**-** 10102 1010ZE 10110 -HVDL -1012B 101106 m MSOL -10:23 101208 --10i22B 10130 -⊲10i32 10:388 (1:388) -410i32B 10328 10338 100338 100138 100138 100133 100133 100133 ğΪ RMAII 7 MAI B MAIZ 2 RMAI29 NA ZB ΣĮ ΞĮ E SA A SE RMAI3 Y 쾶 ĒΙ 10102 10102B 10112 10112B MS2R HI0122 HI0122 HI0132 HI0132B 101308 | 10131 B 10328 10038 10038 10013 10023 10023 10033 10033 10033

07/21/2003, EAST Version: 1.03.0002






【図62】



X	1	X4	3
ठब	DOUT	P P	Ĺ
VSS	HJ-Z	DOO	DQ 1
1	.,,-2	DOOB	, Ju
1	•	D01	DQ2
ţ	<b>.</b>	D018	064
00	1	D02	093
E00	<u>'</u>	DO28	063
VSS	DOUT	D03	DQ4
*	0007	DO3A	D64


【図73】

【図77】



07/21/2003, EAST Version: 1.03.0002


【図63】




【図64】

·		TEST MODE	T C K	
37x 37x		16 Bits Parallel (3-States	States 0 18 28 38 0	
		, (2-	(2- 10 1 2 3 1	
		6481ts // C3-	. 4 708 1 28 38 2	
1 4 10	118	් යි	(2- + ) 0 1 28 38 3	
		Burn-In (Voff) → vccE) CB	CCE) CB 1B 2 3B 4	
	RIV			
		VCC Monitor	08 1 2 38 5	
58 A 55 A 55 A		vor "	0 1 2 3B 6	
		2048 Refresh Cycle	e 08 18 28 3 7	
		Spare Bits Check	0 18 28 3 8	
		Sense Amp. Margin	08 1 28 3	
+ 33/ +	1 J K L 011	71 OUT2		
11no+	0 1 2 3 16		,—,= vcc	
	1 3 - 1	~		
TAUB THE TAUBLE TO THE TAUBLE	2 3 -	4 MB		
	4 vE	1.1		
# S\$\ #				
	5 VMC			
	9	Ω		
	7 RC	-	•	
<€	1 00	STB		
2	1 1 6.			


【図66】




【図67】



【図68】





【図69】





【図70】 RASA (2日~2-WI)

【図71】












07/21/2003, EAST Version: 1.03.0002




07/21/2003, EAST Version: 1.03.0002




07/21/2003, EAST Version: 1.03.0002



07/21/2003, EAST Version: 1.03.0002




07/21/2003, EAST Version: 1.03.0002




07/21/2003, EAST Version: 1.03.0002


【図90】




【図93】



【図94】




【図95】




【図97】

【図100】




07/21/2003, EAST Version: 1.03.0002






(B)




【図98】




07/21/2003, EAST Version: 1.03.0002


【図99】



【図101】




【図105】




07/21/2003, EAST Version: 1.03.0002


【図102】




【図103】




【図104】



## 【図107】



【図108】



## フロントページの続き

(72)発明者 山口 泰紀

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(72)発明者 大嶋 一義

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(72)発明者 山崎 隆

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(72)発明者 宮本 英治

東京都小平市上水本町5丁目20番1号 株

式会社日立製作所武蔵工場内

(72) 発明者 酒井 祐二

東京都青梅市今井2326番地、株式会社日立

製作所デバイス開発センタ内

(72) 発明者 沢田 二郎

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(72) 発明者 衛藤 潤

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(72) 発明者 堀口 真志

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 池永 伸一 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内

(72)発明者 熊田 淳 千葉県茂原市早野3300番地 株式会社日立 製作所茂原工場内

(72)発明者 角崎 学 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

(72)発明者 笠間 靖裕、 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所武蔵工場内

(72)発明者 有働 信治 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内

(72)発明者 吉岡 博志 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 斎藤 博身

東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内

(72) 発明者 高野 光広 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内

(72) 発明者 森野 誠 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内

(72) 発明者 宮武 伸一 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内

(72)発明者 松本 哲郎 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内